КР / курсачи / КМОП-схема «НЕ»

+Е

МИНИСТЕРСТВО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ

Московский государственный Институт Электроники и Математики

(Технический университет)

Кафедра электроники и электротехники

КУРСОВОЙ ПРОЕКТ

«КМОП-инвертор»

по дисциплине “ ЭЛЕКТРОНИКА И ЭЛЕКТРОТЕХНИКА ”

Выполнила: Аронова О.Д., С-43

Руководитель: Орехов Е.В.

Москва 2010

Задание:

1) описать принцип работы схемы;

2) выбрать и описать технологию изготовления схемы;

3) нарисовать структуру транзистора;

4) рассчитать параметры элементов схемы;

5) с помощью SPICE рассчитать:

А) передаточную характеристику схемы: UВЫХ (UВХ); по ней – уровни логи-

ческого нуля (U0) и единицы (U1), запас помехоустойчивости;

Б) потребляемый ток: IПОТР (UВХ);

В) переходную характеристику схемы: UВЫХ (t); по ней – времена задержек

и фронтов переключения, максимальную рабочую частоту схемы (fmax);

6) статическую и динамическую потребляемую мощность;

7) нарисовать топологию всей схемы (в масштабе);

8) сравнить в аналогами, выпускаемыми промышленностью (из справочников).

Исходные данные:

КМОП-схема «НЕ», минимальный размер 5 мкм, толщина окисла 50 нм

Принцип работы:

n-канального транзистора с индуцированным каналом

При подаче на затвор транзистора положительного напряжения, называемого пороговым, происходит формирование канала между n+ областями стока и истока при помощи притянутых носителей тока, имеющих отрицательный заряд – электронов, и отталкивания носителей, имеющих положительный заряд – «дырок» , транзистор открывается. При падении напряжения на затворе U<U_пор канал исчезает и транзистор закрывается.

p-канального транзистора с индуцированным каналом

При подаче на затвор транзистора отрицательного напряжения, называемого пороговым, происходит формирование канала между p+ областями стока и истока при помощи притянутых носителей тока, имеющих положительный заряд – «дырок», и отталкивания носителей, имеющих отрицательный заряд – электронов , транзистор открывается. При увеличении напряжения на затворе U>U_пор канал исчезает и транзистор закрывается.

Схемы КМОП-инвертора

Технология изготовления

1. Нанесение слоя окисла

2. Имплантация атомов примеси (В)

3. Имплантация атомов примеси (P)

4. Имплантация атомов примеси (В) в большой концентрации

5. Имплантация атомов примеси (P) в большой концентрации

6. Наращивание нового слоя окиси, вытравливание места под «барьер»

7. Наращивание барьера из окисла

8. Нанесение слоя поликремния

9. Вытравливание «окошка» для имплантации. Имплантация примеси (В) в большой концентрации (создание р-канального транзистора)

10. Вытравливание «окошка» для имплантации. Имплантация примеси (Р) в большой концентрации (создание n-канального транзистора)

10. Покрытие слоем окисла областей затвора (тех, на которых остался слой поликремния). Напыление слоя алюминия

Разрез схемы

Р

2

асчет в Spice

1

3

0

Построение передаточной характеристики

Текст входного файла

*cmos

.model N NMOS (LEVEL=3 W=1.5e-5 L=5e-6 AD=7.65e-11 AS=7.65e-11 +PS=4.02e-5 PD=4.02e-5 VTO=1.6 kp=2.69e-5 LD=1e-6 TOX=50n +NSUB=5e14 +Cj=2.16e-7 Cjsw=2.16e-13 CGSO=6.73e-11

+CGDO=3.36e-15 CGBO=9.17e-1 +xj=1u UO=400)

.model P PMOS (LEVEL=3 W=3e-5 L=5e-6 AD=1.53e-10 AS=1.53e-10

+ PS=7.02e-5 PD=7.02e-5 VTO=-1.6 kp=1.34e-5 LD=1e-6 TOX=50n +NSUB=5e17 + Cj=7.05e-8 Cjsw=7.05e-14 CGSO=6.73e-11

+ CGDO=6.73e-11 CGBO=1.83e-9

+ xj=1u UO=200)

M1n 3 1 0 0 N

M2p 2 1 3 2 P

V1p 2 0 5

V2in 1 0 0

.dc V2in 0 5 0.001

.end

Передаточная характеристика(статический режим)

Uout(Uin)

Vn0

Vn1

U_n+

U_n-

U_лог0=0 В Напряжение логического нуля

U_лог1=5 В Напряжение логическо единицы

V_n0=2,35 B Пороги переключения

V_n1=4,5 B

U_n+= V_n0 - U_лог0=2,1 B Помехоустойчивость по положительной помехе

U_n-= V_n1 – U_лог1=2,65 В Помехоустойчивость по отрицательной помехе

Ток потребления

I_p0=I_p1=0 (в статическом режиме)

Переходная характеристика (динамический режим)

Схема

1

2

4

3

0

5

Входной файл:

*cmos tran

.model N NMOS (LEVEL=3 W=1.5e-5 L=5e-6 AD=7.65e-11 AS=7.65e-11 +PS=4.02e-5 PD=4.02e-5 VTO=1.2756 kp=2.69e-5 LD=1e-6 TOX=50n +NSUB=5e14 Cj=2.16e-7 Cjsw=2.16e-13 CGSO=6.73e-11 CGDO=3.36e-15 +CGBO=9.17e-11 xj=1u UO=400)

.model P PMOS (LEVEL=3 W=3e-5 L=5e-6 AD=1.53e-10 AS=1.53e-10 +PS=7.02e-5 PD=7.02e-5 VTO=-1.2756 kp=1.34e-5 LD=1e-6 TOX=50n +NSUB=5e15 Cj=7.05e-8 Cjsw=7.05e-14 CGSO=6.73e-11 CGDO=6.73e-11 +CGBO=1.83e-9 xj=1u UO=200)

M1n 3 1 0 0 N

M1p 2 1 3 2 P

M2n 4 3 0 0 N

M2p 2 3 4 2 P

M3n 5 4 0 0 N

M3p 2 4 5 2 P

V1p 2 0 5

V2in 1 0 PULSE(0V 5V 1ns 1ns 1ns 50ns 100ns)

.tran 1ns 200ns

.end

t01

t10

Время задержки:

t₀₁=1нс

t₁₀=0,9нс

t_з= (t₀₁+ t₁₀)/2

t_з=1 нс

Продолжительность фронтов

t_ф+=1,3 нс

t_ф-=1,3 нс

Максимальная рабочая частота

Fmax=0,6*(t_ф++ t_ф-)=0,23*10⁹ Гц

Потребляемая мощность

- статическая

Pст=Eп*(I₀+ I₁)/2

Pст=0

-динамическая

Рдин=Ссум*Eпит^2*Fmax

Pдин=1.14*10^-4 Вт

Сравнение с выпускаемыми аналогами

Образец – К176ЛП1

Микросхема/ Параметр сравнения	К176ЛП1	Спроектированная схема
Напряжение питания	3-15 В	5 В
Мощность потребления	4*10-7 Вт	1.14*10-4 Вт
Время задержки	50 нс	1 нс

Вывод: спроектированная микросхема отличается высоким энергопотреблением, но работает с очень маленьким временем задержки

Литература

1. Рябов Никита Иванович «Методическое пособие к выполнению курсового проекта по дисциплине “ Электроника и электротехника ”»

2. В. В. Ракитин «Интегральные схемы на КМОП-транзисторах»

3. М.Ф. Пономарев Б.Г. Коноплев «Конструирование и расчет микросхем и микропроцессоров»