Московский государственный институт электроники и математики
(Технический университет)
Кафедра электроники и электротехники
Изучение статических и динамических характеристик логических интегральных транзисторно-транзисторных схем.
Изучение статических и динамических характеристик логических интегральных схем на комплементарных МОП-транзисторах.
Выполнил Чичер, группа С-41
Руководитель Рябов Н.И.
Москва
2005
Цель работы.
Изучение особенностей режимов работы и параметров интегральных ТТЛ- и КМОП-схем. Исследование передаточных характеристик ТТЛ- и КМОП-схем. Исследование переходных характеристик схем, характеризующих быстродействие схемы. Приобретение навыков работы с интегральными схемами. Приобретение навыков расчёта схем с помощью программ схемотехнического анализа.
Теоретическое введение.
Принцип действия.
Пусть
на один вход подано напряжение логической
единицы
,
напряжение на второй вход подаётся
напряжение
,
изменяющееся от нуля до уровня логической
единицы
.
При
ток коллектора многоэмиттерного
транзистора
равен нулю, поэтому потенциалы на базах
транзисторов
и
равны нулю и эти транзисторы закрыты.
Тогда потенциал на базе
равен уровню логической единицы.
С
ростом потенциала
напряжения на схеме не меняются пока
не начнёт открываться транзистор
.
Тогда появится ток
коллектора транзистора
и потенциал коллектора
получит приращение
.
Это изменение передаётся через эмиттерный
повторитель на выход схемы.
Когда
входное напряжение превысит сумму
пороговых напряжений транзисторов
и
,
то эти транзисторы откроются и ток базы
транзистора
резко возрастёт, потенциал коллектора
резко уменьшится, а выходное напряжение
упадёт.
При
выходном напряжении, превышающем
напряжение на эмиттерных переходах
транзисторов
и
в режиме насыщения, транзистор
закроется и выходное напряжение станет
равным напряжению насыщения транзистора
.
Передаточная характеристика.
1.
Участок
.
,
где
- напряжение на открытом диоде.
2.
Участок
.
,
где
,
а
- напряжение на коллекторе насыщенного
транзистора
.
3.
Участок
.
-
сумма напряжений на эмиттерных переходах
транзисторов
и
в режиме насыщения.
,
где
- входное сопротивление транзистора
.
4.
Участок
.
.
Входная характеристика.
1.
Участок
.
2.
Участок
,
схема в состоянии логической единицы.
Ток
разветвляется: часть тока вытекает из
схемы, а другая часть течёт в базу
.
3.
Участок
,
схема в состоянии логического нуля.
Ток
втекает в схему и определяется током
смещённого в обратную сторону эмиттерного
-перехода:
.
Зависимость тока источника питания от входного напряжения.
Токи потребления в режимах логического нуля и логической единицы значительно меньше токов потребления схемы в состоянии переключения.
Если
на хотя бы одном входе
,
то
.
Если
на всех входах
,
то:
.
В состоянии переключения схема потребляет ток
.
В состояниях логического нуля и логической единицы потребляемые мощности равны
;
.
Задержка
выключения схемы определяется временем
рассасывания носителей заряда в
транзисторах
и
,
и величиной ёмкости нагрузки. Задержка
включения определяется фронтом
транзистора
и величиной ёмкости нагрузки.
ТТЛ-схема.
Измерения.
|
|
|
|
|
0,005 |
16,6 |
6,56 |
|
0,006 |
16,6 |
6,56 |
|
0,008 |
16,6 |
6,56 |
|
0,012 |
16,6 |
6,56 |
|
0,4 |
16,6 |
6,56 |
|
0,7 |
16,4 |
6,52 |
|
0,9 |
16,4 |
6,32 |
|
1,1 |
17,1 |
6,07 |
|
1,276 |
30,4 |
2,95 |
|
1,307 |
41,7 |
1,65 |
|
1,56 |
19,7 |
0,277 |
|
1,7 |
19,8 |
0,288 |
|
2,08 |
19,8 |
0,288 |
|
2,8 |
19,8 |
0,288 |
|
4,1 |
19,8 |
0,288 |
|
6,65 |
19,8 |
0,288 |
Передаточная характеристика.
Входная характеристика.
КМОП-схема.
Измерения.
|
|
|
|
|
0,0017 |
0,008 |
7,52 |
|
0,1462 |
0,008 |
7,52 |
|
0,41 |
0,008 |
7,52 |
|
0,7 |
0,008 |
7,52 |
|
1,24 |
0,024 |
7,52 |
|
1,55 |
0,745 |
7,46 |
|
1,71 |
0,131 |
7,33 |
|
2 |
0,345 |
7,27 |
|
2,4 |
1 |
6,67 |
|
2,8 |
1,96 |
5,68 |
|
3,18 |
2,43 |
0,678 |
|
3,55 |
2,02 |
0,398 |
|
4,02 |
1,54 |
0,211 |
|
4,5 |
0,898 |
0,0886 |
|
5,08 |
0,543 |
0,046 |
|
5,6 |
0,222 |
0,0179 |
|
6,03 |
45,7 |
0,0032 |
|
6,92 |
0 |
0 |
Передаточная характеристика.
Входная характеристика.
Р
асчёт
ВАХ КМОП-схемы с использованием P-SPICE.
Описание схемы.
lab 2 part 2 - kmos
Vp 1 0 5
V1 4 0 0
mT1 2 0 1 1 lab_p
mT2 3 4 2 1 lab_p
mT3 0 4 3 0 lab_n
mT4 0 0 3 0 lab_n
.model lab_p pmos (level=1 Vto=-1 kp=100e-6 W=10u L=10u)
.model lab_n nmos (level=1 Vto=1 kp=100e-6 W=10u L=10u)
.DC V1 0 7 0.1
.probe
.end
Передаточная характеристика.
Входная характеристика.
