4семестр / Курсовик / курсач

МИНИСТЕРСТВО оБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ

Московский Государственный институт электроники и математики

(Технический университет)

Кафедра вычислительных систем и сетей

Пояснительная записка к курсовой работе на тему

МОДЕЛИРОВАНИЕ цикла ВЫПОЛНЕНИЯ КОМАНДЫ 32-РАЗРЯДНЫМ ПРОЦЕССОРОМ

по дисциплине «Организация ЭВМ, комплексов и систем»

Выполнил:

студент группы С-31

Преподаватель:

Канд. тех. наук, доцент

Иванова Елена Михайловна

Вариант № 28
Команда					POP A1
Режим адресации операнда					Прямой
Режим страничной переадресации					PSE-36
Тип АЛУ					Магистральная с закреплённой логикой
Тип TLB (КЭШ)					Наборно-ассоциативный
оценки
Постановка задачи	А1 Алгоритм загрузки сегментн. регистра	А2 Обобщённый алгоритм	А3 Алгоритм выборки команды	А4 Алгоритм вычисл. линейного адреса		А5 Алгоритм вычисл. физ. адреса	А6 Алгоритм выполн. операции	Итоговая	Защита

1. Задание на курсовую работу.

Разработать схемы блоков процессора (АЛУ, TLB) и алгоритмы цикла выполнения команды POP A1 с прямым режимом адресации операнда в ОП для 32-разрядного процессора Intel в защищенном режиме работы с PSE-36 механизмом страничной переадресации и наборно-ассоциативным распределением строк в КЭШ.

2. Постановка задачи.

   1. Дано. POP A1

Режим работы процессора - защищённый,

Режим страничной переадресации - PSE-36 (физический адрес350),

Системные адреса – адрес первой таблицы трансляции в регистре CR3,

Команда POP -извлечение из стека двойного слова и помещение его по адресу операнда,

Местоположение, размер и режим адресации каждого операнда:

Источник – вершина стека,

операнд_1 – двойное слово, расположено в ОП-4б,

результат будет помещен по адресу операнда,

Тип распределения данных в КЭШ (буфере TLB) – наборно- ассоциативное,

Тип структуры АЛУ – магистральная с закреплённой логикой.

0 7	8 15	16	31
КОП POP	Постбайт (mod r/m)	смещение		4 байт
1 байт	1 байт		2 байт

2. Требуется.

Составить:

схему структуры АЛУ для выполнения заданной в команде операции,

схему размещения строк в TLB (КЭШ)

алгоритмы цикла выполнения команды в процессоре:

1. Алгоритм загрузки сегментного регистра

2. Обобщённый алгоритм

3. Алгоритм выборки команды

4. Алгоритм вычисления линейного адреса

5. Алгоритм вычисления физического адреса (с приложенной схемой механизма страничной переадресацией и схемой распределения строк в TLB)

6. Алгоритм выполнения операции в АЛУ (с приложенной схемой структуры АЛУ)

1. Ограничения.

• Страница, к которой производиться обращение, должна присутствовать в ОП (иначе исключение #PF).

• операнд расположен в доступном для записи сегменте( иначе #GP),

• исполнительный адрес с учётом размера данных находится в пределах сегмента CS, DS, (иначе #GP)

• индекс в селекторе неравен 0 или в пределах таблицы дескрипторов( иначе #GP)

• CPLDPL нет нарушения прав доступа задачи (проверяется при загрузке сегментных регистров) ( иначе #GP)

• исполнительный адрес вершины стека с учётом размера данных находится в пределах сегмента SS (иначе #SS)

• Присутствие сегмента в ОП ( иначе #NP)

Обобщённый алгоритм № 2 последовательности выполнения всех фаз команды.

Алгоритм №1 загрузки сегментного регистра и его скрытой части селектором и дескриптором сегмента.

Алгоритм № 4 вычисления линейного адреса данных.

Алгоритм № 4 вычисления линейного адреса команды.

Алгоритм № 4 вычисления линейного адреса вершины стека.

Алгоритм №5 вычисления физического адреса ячейки ОП.

Алгоритм №3 выборки команды без подробного вычисления физического адреса команды.