
- •ОБразования российской федерации
- •Оглавление
- •Краткое содержание
- •Теоретическая часть
- •Организация памяти эвм
- •Организация основной памяти
- •Локальная память и стек 32-разрядных процессоров
- •Режимы адресации операндов
- •Выполнение операции в алу
- •Язык микроопераций
- •Описание слов, регистров и шин
- •Описание массива данных и памяти.
- •Описание микроопераций
- •Условные микрооператоры.
- •Порядок выполнения работы
- •Оформление пояснительной записки
- •Вопросы для самопроверки (защиты к/р)
- •Список литературы
Условные микрооператоры.
В микропрограммах часто должна выполнятся та, или иная микрооперация, соблюдается то или иное условие, или должна выполняться или пропускаться некоторая микрооперация.
ЕСЛИ(условие)ТОмикрооператор(ы)ИНАЧЕ микрооператор(ы)
В условном микрооператоре вместо микрооператора может стоять метка, отсылающая к микрооператору, определенному в другом месте микропрограммы.
ЕСЛИ(условие)ТОпереходИНАЧЕмикрооператор(ы) или наоборот.
Для записи микрооперации можно воспользоваться также условным микрооператором следующего вида:
РгАkk+lесли (условие) то РгВmm+lРгСnn+l
иначе РгDpp+lРгЕq q+l
Микропрограмма может быть изображена в виде графа, отдельные вершины которого соответствуют микрокомандам или группам микрокоманд.
здесь Безусловные микрокоманды: РгА:= ША
Условные микрокоманды:РгИ:= ЗМ[РгА,0÷n-1]
Примерграфа микропрограммы:
Описание микрокоманды производится аналогично описания микрооперации и представляет собой метку микрокоманды и разделенную запятыми последовательность микрооператоров, выполняемых в микрокоманде. В общем случае мы имеем право говорить о микрокоманде, так как микрооперация является частным случаем микрокоманды, содержащей только одну микрооперацию. Особенно же даже самые простые операции преобразования информации занимают несколько тактов и требуют выполнения определенной последовательности микрокоманд. Например, если прием в РгА требует предварительной установки в ‘0’, то прием в РгА из РгК второго операнда будет производится последовательностью микрокоманд (т.е. микропрограммой).
1-ый такт:
2-ой такт:
В данном случае каждая микрокоманда содержит одну микрооперацию.
Порядок выполнения работы
Из табл. 4, 5 выбрать вариант задания. Номер варианта получить у преподавателя лично.
В ходе выполнения работы необходимо проделать следующее:
разработать схемы блоков процессора (АЛУ, TLB) для своего варианта,
разработать алгоритмы (укрупненные блок-схемы) фаз выполнения заданной команды в 32-разрядном процессоре в защищенном режиме работы для заданного механизма страничной переадресации:
Алгоритм загрузки сегментного регистра и его скрытой части селектором и дескриптором сегмента.
Обобщённый алгоритм последовательности выполнения всех фаз команды.
Алгоритм выборки команды без подробного вычисления физического адреса команды.
Алгоритм вычисления линейного адреса на основании логического адреса
Схемы и алгоритм вычисления физического адреса на основании линейного адреса
а) согласно заданному механизму страничной переадресации (схема из м.у.).
б) с использованием буфера TLB (доработанная схема из м.у.).
Схему АЛУ и алгоритм выполнения операции (в АЛУ),
написать пояснительную записку, которая должна содержать пункты, как указано в разд.6.
На титульном листе обязательно указать номер и задание для своего варианта (см. рис. 10).
Таблица 4. Варианты задания
Команда (Режимы адресации операндов – из табл.9) |
Механизм страничной переадресации |
Тип TLB | |||||||||
Базовый |
PSE |
PSE-36 |
PAE-4Кб |
PAE-2Мб | |||||||
Типы структуры АЛУ (Р-регистровая, М-магистральная) | |||||||||||
Р |
М |
Р |
М |
Р |
М |
Р |
М |
Р |
М | ||
ADC |
|
|
|
|
|
|
|
|
|
|
полностью ассоциативным отображением строк |
DAA |
|
|
|
|
|
|
|
|
|
| |
OR |
|
|
|
|
|
|
|
|
|
| |
SHR |
|
|
|
|
|
|
|
|
|
| |
LOOP |
|
|
|
|
| ||||||
REPE CMPSB |
|
|
|
|
| ||||||
SUB |
|
|
|
|
|
|
|
|
|
| |
DIV |
|
|
|
|
| ||||||
ROL |
|
|
|
|
|
|
|
|
|
|
наборно-ассоциативным) отображением |
TEST |
|
|
|
|
|
|
|
|
|
| |
POP |
|
|
|
|
| ||||||
MOV |
|
|
|
|
|
|
|
|
|
| |
CWDE |
|
|
|
|
|
|
|
|
|
| |
NEG |
|
|
|
|
|
|
|
|
|
| |
SBB |
|
|
|
|
|
|
|
|
|
| |
XCHG |
|
|
|
|
|
|
|
|
|
|
табл.5
Режим адресации операндов1 |
Номера вариантов |
| |||||||||||||||||||
Прямая адресация |
|
|
|
|
|
|
|
|
|
| |||||||||||
Косвенная регистровая адресация |
|
|
|
|
|
|
|
|
|
| |||||||||||
Базовая адресация |
|
|
|
|
|
|
|
|
|
| |||||||||||
Индексная адресация |
|
|
|
|
|
|
|
|
|
| |||||||||||
Масштабированная индексная адресация |
|
|
|
|
|
|
|
|
|
| |||||||||||
Базово-индекс. адресация |
|
|
|
|
|
|
|
|
|
| |||||||||||
Масштабированная базово-индексная адресация |
|
|
|
|
|
|
|
|
|
| |||||||||||
Базово-индексная адресация со смещением |
|
|
|
|
|
|
|
|
|
| |||||||||||
Масштабированная базово-индексная адресация со смещением |
|
|
|
|
|
|
|
|
|
| |||||||||||
|
Вариант № … | ||||||||||||||||||||
|
Команда |
ADD AX, [EBX+ESI*8] | |||||||||||||||||||
|
Режим адресации операнда |
Масштабированная базово-индексная | |||||||||||||||||||
|
Режим страничной переадресации |
PSE-36 | |||||||||||||||||||
|
Тип АЛУ |
Регистровое с закреплённой логикой | |||||||||||||||||||
|
Тип TLB (КЭШ) |
Наборно-ассоциативный | |||||||||||||||||||
|
оценки | ||||||||||||||||||||
|
Постановка задачи |
А1 Алгоритм загрузки сегментн. регистра |
А2 Обобщённый алгоритм |
А3 Алгоритм выборки команды |
А4 Алгоритм вычисл. линейного адреса |
А5 Алгоритм вычисл. физ. адреса |
А6 Алгоритм выполн. операции |
Итоговая |
Защита
| ||||||||||||
|
|
|
|
|
|
|
|
|
|
Рис. 10. Пример оформления титульного листа