Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
4семестр / Методичка л_р№6.doc
Скачиваний:
16
Добавлен:
30.04.2013
Размер:
2.27 Mб
Скачать
    1. Базовый механизм страничной переадресации

Базовый механизм страничной переадресации использует двух-уровневую табличную трансляцию линейного адреса в физический (рис. 4).

Рис. 4. Базовый механизм страничной переадресации

Первый уровень – каталог страниц(PD) размером 4 Кбайт содержит 1024 32-разрядных строки (PDE). Каждая строка (рис. 5) содержит 20 старших бит адреса таблицы следующего уровня (младшие биты этого адреса всегда нулевые) и признаки (атрибуты) этой таблицы. Индексом поиска в каталоге страниц являются 10 старших бит линейного адреса (ЛА[31÷22]).

Рис. 5. Строка каталога страниц (PDE)

Второй уровень – таблицы страниц (PT) также имеет 1024 строки РТЕ аналогичного формата (рис. 6). Эти строки содержат базовый физический адрес и атрибуты уже самих страниц, в которых и находятся искомые данные – команда или операнд. Индексом поиска в таблице страниц являются разряды ЛА[22÷12] линейного адреса. Индексом поиска в странице являются разряды ЛА[11÷0] линейного адреса.

Рис. 6. Строка таблицы (PTE)

Регистр СR3 хранит старшие 20 разрядов физического адреса каталога страниц. Младшие 12 разрядов базового адреса каталога страниц всегда нулевые (каталог выравнивается по границе страницы). Физический адрес строки таблицы получается из адреса страницы, взятого из таблицы РТ, и младших 12 бит линейного адреса. Младшие 2 бита физического адреса строки таблицы всегда нулевые (строки таблицы выравниваются по границе двойного слова). Строки каталога и таблицы имеют биты атрибутов как указано в табл.2.

    1. Режимы psEиPse-36

Процессоры Pentiumи выше помимо стандартных страниц 4 Кбайт могут оперировать и страницами размером 4 Мбайт, что позволяет уменьшить накладные расходы на обслуживание страничного режима при возросших потребностях программ в памяти. Для этого поле линейного адреса, отвечающее за смещения внутри страницы должно содержать 22 разряда (ЛА[21÷0]) в случае использования 4-мегабайтных страниц, см. рис. 7, 9.

Остальная часть линейного адреса (ЛА[31÷22]) является индексом поиска строки в каталоге страниц – единственного уровня трансляции адреса. Адрес каталогаPD, как таблицы трансляции первого уровня, хранится в регистреCR3.

Режим PSE(PageSizeExtension) был введен в семейство процессоров фирмыIntel, начиная с процессораPentium. Этот режим включается установкой битаPSEв регистреCR4, при этом битCR4.PAEдолжен быть равен 0, а битCR0.PG=1. В зависимости от типа установленного процессора таким образом включается либо режимPSE, либо режимPSE-36 (начиная с процессоровPentiumIIIи выше).

В этих режимах возможно одновременное использование страниц двух размеров: 4 Кбайт и 4 Мбайт. Тип используемой страницы зависит от установленного бита PSв строкеPDE. Если его значение равно 0, то используются страницы 4 Кбайт, а страничная переадресация выполняется так же, как и в базовом механизме с использованием каталога страницPT. При этом структуры строкPDEиPTEполностью совпадают со структурами, показанными на рисунках 5 и 6 соответственно.

Рис. 7. Страничная переадресация в режимеPSE

Рис. 8. Строка PDEдля страницы 4 Мбайт и 32-разрядного физического адреса (режимPSE)

Рис. 9. Страничная переадресация в режимеPSE-36

Рис. 10. СтрокаPDEдля страницы 4 Мбайт и 36-разрядного физического

адреса (PSE-36)

Если значение бита PSв строкеPDEравно 1, то таблицаPTEне используется, а в строкеPDEсодержится базовый адрес страницы, размер которой составляет 4 Мбайт. Для режимовPSEиPSE-36 на рисунках 8 и 10 соответственно приведены структуры строк каталога страницPDEдля страницы 4 Мбайт.

Основное отличие этих двух режимов заключается в том, что в режиме PSEдля адресации используется 32 разряда, а в режимеPSE-36 – 36. При этом в режимеPSE-36 при адресации 4-килобайтных страниц 4 старших бита 36-разрядного физического адреса страницы обнуляются, а при адресации 4-мегабайтных страниц старшие 4 бита физического адреса берутся из строкиPDE(биты 13÷16, рис. 9). В связи с этим в обоих режимах при адресации ячеек памяти, находящихся ниже 4 Гбайт, возможно использование как 4-килобайтных страниц, так и 4-магабайтных. Кроме того, в режимеPSE-36 возможно использование 4-мегабайтных страниц, расположенных по адресам, лежащих выше 4 Гбайт (вплоть до 64 Гбайт).

Соседние файлы в папке 4семестр