2.4.2. Структурная организация пзу
Рассмотрим в качестве примера структурную схему ПЗУ емкостью 4К (512 х 8), представленную на рис. 5.
Рис. 5
Его
основой является матрица запоминающих
элементов 64х64. В схему входят регистр
адреса РА, адресный формирователь АФ,
дешифратор адреса DCA, мультиплексоры
для подключения к выходу одного из
восьми выбранных слов MS1 – MS8, усилители
считывания УСЧ и устройство управления
УУ. Для считывания слова его адрес
подается на РА. Младшие разряды адресного
кода А3 – А8 выбирают одну из 64 строк,
содержащую 64 запоминающих элемента.
Элементы строки объединяются в 8 групп
по 8 элементов в каждой. Каждая группа
содержит одноименные разряды всех
хранимых в ПЗУ слов ( в первой группе
все первые разряды, во второй – все
вторые и т. д.). 64 одноименных ЗЭ всех
строк в группе подключаются к одному
из 8 входов мультиплексора. Старшие
разряды кода адреса А0 – А2 выбирают
один из одноименных входов каждого
мультиплексора. Далее с помощью УСЧ при
подаче сигнала 
низкого уровня из выбранной строки и
из одноименных выбранных столбцов
происходит считывание информации. Если
необходимо изменить информацию в ячейке
ПЗУ, используют режим записи, длительность
которого на много превышает длительность
режима чтения. Запись производится
также через мультиплексоры с использованием
токовых формирователей F.
3. Структурная организация озу
3.1. Организация модулей озу заданной информационной емкости
При построении модулей ОЗУ заданной емкости и разрядности необходимо решать следующие основные вопросы:
1.Выбор типа запоминающих микросхем. Микросхемы могут иметь различный формат – определенную емкость и определенную разрядность.
2.Соотношение разрядности адреса и данных в проектируемом модуле.
От решения этих вопросов зависят основные характеристики модуля – его емкость, быстродействие, а также надежность. При обеспечении заданной информационной емкости модулей памяти на определенном типе микросхем могут возникнуть следующие ситуации:
1.Микросхемы памяти удовлетворяют требованиям по емкости, но не удовлетворяют требованиям по разрядности;
2.Микросхемы удовлетворяют требованиям по разрядности, но не удовлетворяют требованиям по емкости;
3.Микросхемы не удовлетворяют требованиям и по емкости, и по разрядности.
Построение модулей памяти увеличенной разрядности
Порядок
соединения микросхем памяти в модуль
ОЗУ увеличенной разрядности показан
на рис.6. Объединяются адресные входы
микросхем, а также управляющие входы:
- выборки кристалла и 
/RD
– режимные входы. Информационные входы
и выходы микросхем будут входами и
выходами модуля ОЗУ увеличенной
разрядности.
Рис.6
Построение модулей памяти увеличенной емкости.
Объединение микросхем памяти для получения модуля увеличенной емкости показано на рис.7.
Рис. 7
Объединяются
информационные входы/выходы микросхем,
объединяются все входы 
/RD.
Адресные входы всех микросхем подключаются
к полю А адресного кода, разрядность
которого должна соответствовать
адресному пространству микросхемы.
Другая часть адресного кода – поле В
подключается к дешифратору выбора
микросхемы (DC
),
формирующему на одном из выходов лог
"1", которая поступает на вход 
выбранной микросхемы. Разрядность поля
В должна соответствовать количеству
микросхем. В ячейку, адрес которой
соответствует полю А выбранной полем
В микросхемы в соответствии с заданным
режимом производится либо запись
информации, либо информация из данной
ячейки считывается. Объем памяти, таким
образом, увеличивается при неизменной
разрядности.
Наращивание емкости памяти и разрядности.
Схема наращивания показана на рис. 8 и является комбинацией двух предыдущих.
Рис. 8
Объединяются
все адресные и режимные входы микросхем,
объединяются информационные входы/выходы.
По вертикали наращивается разрядность
модуля памяти, по горизонтали - его
емкость. DC
подключает один из вертикальных рядов.