Контрольная работа по дисциплине:

ЭЛЕКТРОНИКА

Вариант 12.

Задача 1

Начертить принципиальную схему логического элемента на МДП- транзисторах (последняя цифра студенческого билета четная – схема рис.1б).

Для заданной величины порогового напряжения транзисторов U_0n = 1,0 В и U_0p = 2,0 В и величины входного напряжения U_вх = 1,5 В определить напряжение на выходе схемы в отсутствии входного сигнала (логический 0 на входе) и при подаче сигнала на вход (логическая 1 на входе). Напряжение питания E_c = 3 В.

Решение.

Рис. 1. Принципиальная схема логического элемента на МДП-транзисторах.

Пусть задана схема рис.1. Это логическая схема на комплементарных МДП-транзисторах, т.е. транзисторах, у которых различный тип проводимости канала. В МДП-транзисторах с индуцированным каналом в исходном состоянии канала нет, и ток через транзистор протекать не может. Для создания канала в МДП-транзисторе с каналом n-типа необходимо на затвор подать положительное напряжение относительно истока больше порогового напряжения U_0n.

Для создания канала в МДП-транзисторе с каналом p-типа необходимо на затвор подать отрицательное напряжение относительно истока больше порогового напряжения U_0p.

По условию задачи, пороговое напряжение транзисторов составляет U_0n = 1,0 В для транзисторов с n-каналом и U_0p = 2,0 В для транзисторов с p-каналом, а амплитуда входного сигнала U₀ = 1,5 В, напряжение питания E_c = 3 В. В отсутствие сигнала канала в транзисторе VT1 нет. Между истоком и стоком большое сопротивление. На истоке транзистора VT2 потенциал равен напряжению источника питания и составляет U_и2 = +3 В. Потенциал на затворе транзистора VT2 в отсутствие сигнала равен 0. В этом случае напряжение затвора относительно истока равно

U_зи2 = U_з2 – U_и2 = 0 – 3 = –3 В

Это напряжение на затворе больше порогового напряжения U_0p = –2,0 В, и в транзисторе образуется канал р-типа. Через транзистор VT2 может протекать ток. Транзистор VT1 имеет большое сопротивление, поэтому суммарное сопротивление последовательно соединенных транзисторов велико, и через транзисторы VT1 и VT2 протекает очень маленький ток. Потенциал на выходе схемы относительно земли

U_вых = Е_c – I*R_{канала2}

Падение напряжения на сопротивлении канала транзистора VT2 мало, т.к. мало значение тока, протекающего через канал. Выходное напряжение близко к величине напряжения питания 3 В.

При подаче входного сигнала (логической «1») напряжение затвора относительно истока (U_зи1) транзистора VT1 равно U_зи1 = 1,5 В, что больше порогового. Следовательно, при наличии на входе сигнала логической «1» в транзисторе VT1 образуется канал. Между истоком и стоком транзистора VT1 сопротивление мало.

Одновременно на затворе транзистора VT2 устанавливается входной потенциал U_з2 = 1,5 В. Потенциал истока равен потенциалу источника питания 3 В. Потенциал затвора относительно истока равен

U_зи2 = U_з2 – U_и2 = 1,5 – 3 = –1,5 В

Это напряжение на затворе меньше порогового напряжения U_0p = –2,0 В. Канал в транзисторе VT2 не образуется. Сопротивление между истоком и стоком транзистора велико.

Через транзисторы протекает незначительный ток, т.к. сопротивление сток-исток транзистора VT2 велико. Выходное напряжение относительно земли равно

U_вых = I*R_{канала1}

Сопротивление R_{канала1} транзистора VT1 мало, выходное напряжение близко к нулевому.

Задача 2

Начертить схему логического элемента ТТЛ (рис. 2). Значения входных сигналов (последняя цифра номера студенческого билета 2):

1-е состояние: X1 = 0, Х2 = 0, ХЗ = 1, Х4 = 0.

2-е состояние: X1 = 1, Х2 = 1, ХЗ = 1, Х4 = 1.

Определить логическое состояние на выходе схемы. Дать пояснение состояния транзисторов (открыт, закрыт) для сигналов на входе.

Решение.

Рис. 2. Схема логического элемента ТТЛ.

1-е состояние. Пусть задана следующая комбинация входных логических сигналов:

X1 = 0, Х2 = 0, ХЗ = 1, Х4 = 0.

Определим состояние транзисторов и логический уровень на выходе.

Считаем, что уровень логической единицы близок к напряжению питания. Уровень логического нуля близок к нулевому потенциалу и не превышает 0,1 В.

Транзистор МЭТ имеет четыре идентичных перехода база-эмиттер. Примем, что для открывания перехода база-эмиттер необходимо напряжение

U_бэ = 0,7 В

Рассмотрим состояние переходов транзистора МЭТ.

На третий эмиттер подается логическая единица, т.е. высокий потенциал, близкий к напряжению питания. На базу через сопротивление R1 подается потенциал источника питания. Таким образом, напряжение U_бэ3 = U_б – U_э = 0. Третий переход база – эмиттер транзистора оказывается закрытыми.

На первый, второй и четвертый эмиттеры подается логический нуль, т.е. потенциал близкий к нулевому, пусть 0,1 В. На базе транзистора положительный потенциал, достаточный для открывания перехода база – эмиттер. На базе устанавливается потенциал, равный относительно земли

U_б = Х2 + U_бэ = 0,1В + 0,7В = 0,8В

Таким образом, на базе МЭТ устанавливается потенциал U_б = 0,8В, третий переход МЭТ закрыт, первый, второй и четвертый переходы открыты.

Предположим, что переход база-эмиттер транзистора VT1 открыт, тогда на базе VT1 устанавливается потенциал 0,7 В. Переход коллектор - база МЭТ оказывается под напряжением

U_кб = U_к – U_б = 0,7В – 0,8В = –0,1 В.

Переход коллектор-база МЭТ находится под обратным напряжением 0,1 В. Это означает, что МЭТ оказался в активном режиме (напряжение на переходе эмиттер-база прямое, а на переходе коллектор-база обратное). В этом режиме ток эмиттера – это сумма токов коллектора и базы

I_э = I_к + I_б

Это условие не может быть выполнено, т.к. ток коллектора МЭТ и ток базы транзистора VT1 имеют противоположные направления. Следовательно, такой режим работы невозможен. При потенциале на базе МЭТ, равном U_б = 0,8 B транзистор VT1 должен быть закрыт. Транзистор VT1 находится в режиме отсечки (переход эмиттер-база и переход коллектор-база находятся под обратным напряжением). Ток в коллекторной цепи МЭТ почти не протекает.

Таким образом, МЭТ оказывается в режиме насыщения. Напряжение эмиттер-коллектор U_эк в режиме насыщения близко к нулевому и не превышает 0,1В . Поэтому на базе транзистора VT1 потенциал близок к 0,2 В и не достаточен для открывания перехода эмиттер - база. Ток через транзистор VT1 не протекает, нет падения напряжения на сопротивлении R2, и потенциал источника питания через сопротивление R2 поступает на выход. Выходное напряжение близко к напряжению источника питания Е, т.е. соответствует логической единице.

2-е состояние. X1 = 1, Х2 = 1, ХЗ = 1, Х4 = 1.

При подаче логических единиц на все входы все переходы база- эмиттер оказываются под обратным напряжением. В этом случае положительный потенциал на базе МЭТ может открыть переход коллектор - база МЭТ. МЭТ оказывается в инверсном режиме (переходы эмиттер - база под обратным напряжением, переход коллектор - база – под прямым). В цепи базы VT1 протекает ток, транзистор VT1 открывается. В этом случае потенциал на базе МЭТ относительно земли представляет сумму напряжений на переходе коллектор - база МЭТ.

U_{б МЭТ} = U_{бэ VT1} + U_{кб МЭТ} = 0,7 + 0,7 = 1,4В

Через транзистор VT1 протекает ток, падение напряжения на сопротивлении R2 уменьшает выходной потенциал

U_вых = Е – I*R2

Выходной потенциал понижается и соответствует логическому нулю.

Задача 3

Начертить схему включения идеального операционного усилителя (ОУ) (рис. 3). Для заданной схемы изобразить временные диаграммы входных напряжений и выходного напряжения. Напряжения входных сигналов равны U1 = 15 мВ, U2 = 10 мВ, U3 = 5 мВ. При воздействии нескольких входных сигналов показать выходной сигнал от каждого входного с учетом соотношения фаз: U1 и U3 положительная (+), U2 отрицательная (–). Масштаб напряжения выбрать условный без учета коэффициента усиления усилителя.

Решение.

Рис. 3. Схема включения идеального операционного усилителя.

Пусть задана схема включения ОУ, показанная на рис. 3. В данной схеме включения ОУ все сигналы подаются на неинвертирующий вход. Это означает, что фазы выходных сигналов будут совпадать с фазами входных сигналов. Примем, что коэффициент усиления по каждому из входов одинаковый:

К1=К2=К

Напряжения входных сигналов равны

U1 = 15 мВ, U2 = 10 мВ, U3 = 5 мВ.

Заданы фазы входных сигналов: U1 и U3 положительная (+), U2 отрицательная (–), т.е. в начальный момент времени у сигнала U1 положительная полуволна, а у сигнала U2 отрицательная полуволна (рис. 4а). В условном масштабе при равном коэффициенте усиления по каждому из входов сохраняется соотношение амплитуд выходных сигналов (рис.4б). Результирующий выходной сигнал представляет сумму выходных сигналов от воздействия каждого входного с учетом фазовых соотношений. Результирующий выходной сигнал показан на рис.4б штриховой линией.

Рис. 4. Графики входных (а) и выходных (б) сигналов.