Synchronous Serial Interface
8.1 SSI Architecture
Figure 8-1 shows the synchronous serial interface (SSI) provided on Port C of the SSI.
External
Address MUX
External
Data Switch
Bus Control
General-
Purpose
I/O
Peripheral
Communications
Interfaces
SPI (x2)
SSI
Timers
|
|
|
|
|
Default |
|
|
Alternate |
|
|
||||||||||||
|
|
|
|
|
Function |
|
|
Function |
|
|
||||||||||||
|
|
|
|
|
|
A15–A0 |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
D15–D0 |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
RD |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
WR |
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||
|
|
|
|
|
|
PS |
|
|
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
DS |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|||||||||||||
|
|
|
|
|
|
PB0 |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
PB1 |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
PB2 |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
PB3 |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
PB4 |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
PB5 |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
PB6 |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
PB7 |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
PB8 |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
PB9 |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
PB10 |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
PB11 |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
PB12 |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
PB13 |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
PB14 |
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
XCOLF |
/PB15 |
|
|
|
|
|
||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
PC0 |
|
|
|
|
|
|
|
MISO0 |
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||
|
|
|
|
|
|
PC1 |
|
|
|
|
|
|
|
MOSI0 |
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||
|
|
|
|
|
|
PC2 |
|
|
|
|
|
|
|
SCK0 |
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||
|
|
|
|
|
|
PC3 |
|
|
|
|
|
SS0 |
|
|
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||
|
|
|
|
|
PC4 |
|
|
|
|
|
|
|
MISO1 |
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
PC5 |
|
|
|
|
|
|
|
MOSI1 |
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
PC6 |
|
|
|
|
|
|
|
SCK1 |
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
PC7 |
|
|
|
|
|
|
|
SS1 |
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
PC8 |
|
|
|
|
STD |
|
|
|||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
PC9 |
|
|
|
|
SRD |
|
|
|||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
PC10 |
|
|
|
|
|
|
|
STCK |
SSI |
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
PC11 |
|
|
|
|
|
|
|
STFS |
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||
|
|
|
|
|
|
PC12 |
|
|
|
|
|
|
|
SRCK |
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||
|
|
|
|
|
|
PC13 |
|
|
|
|
|
|
|
SRFS |
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
PC14 |
|
|
|
|
|
|
|
TIO01 |
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
PC15 |
|
|
|
|
|
|
|
TIO2 |
|
AA0148 |
||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Figure 8-1. DSP56824 Input/Output Block Diagram
8-2 |
DSP56824 User’s Manual |
|
SSI Architecture
Figure 8-2 shows a block diagram of the SSI. It consists of three control registers to set up the port, one status register, separate transmit and receive circuits with buffer registers, and separate serial clock and frame sync generation for the transmit and receive sections.
Peripheral Data Bus |
Internal |
|
Phi Clock |
||
|
16-bit
Transmit
Control Register
Receive
Control Register
Control
Register 2
SSI Control/
Status Register
Time
Slot Register
Transmit
Data Register
Buffer Register
16
Transmit
Shift Register
Receive
Data Register
Buffer Register
16
Receive
Shift Register
|
|
|
|
|
TX Clock |
|
|
STCK |
||
SCRTX |
|
|
|
|
Generator |
|
|
|||
|
|
|
|
|
1 |
|||||
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
||
|
TX Control and |
|
|
|
|
|||||
|
|
|
|
|
||||||
SCRRX |
State Machines |
|
|
|
|
|
|
|
||
|
|
|
|
TX Sync |
|
|
STFS |
|||
|
|
|
|
|
|
|
||||
SCR2 |
|
|
|
|
Generator |
|
1 |
|||
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
SCSR |
|
|
|
|
|
|
|
|
|
|
|
|
|
Internal |
|
|
|||||
|
|
|
|
|
|
|
|
|||
STSR |
|
|
Phi Clock |
|
|
|
|
|||
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
RX Clock |
|
|
SRCK |
|||
|
|
|
|
|
|
|
||||
|
|
|
|
|
||||||
|
|
|
|
|
Generator |
|
|
|||
|
|
|
|
|
|
1 |
||||
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
RX Control and |
|
|
|
|
|||||
|
|
|
|
|
||||||
STX |
State Machines |
|
|
|||||||
|
|
|
|
|
RX Sync |
|
|
SRFS |
||
|
|
|
|
|
Generator |
|
1 |
|||
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
TXSR
STD
1
SRX
RXSR
SRD
1
AA1436
Figure 8-2. SSI Block Diagram
Synchronous Serial Interface |
8-3 |