Добавил:
Upload
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Архитектура компьютеров / lect_6.ppt
СИНХРОННЫЕ DЗАЩЕЛКИ
Чтобы разрешить неопределенность (S=R=1), нужно избавиться от появления такой неопределенности.
Dзащелка решает эти проблемы. Когда D=1 и синхронизирующий сигнал равен 1, защелка переходит в состояние Q=1, Когда D=0 и синхронизирующий сигнал равен 1, защелка переходит в состояние Q=0. 41
ТРИГГЕРЫ
Триггер запускается фронтом сигнала, а |
42 |
защелка – уровнем сигнала. |
|
DТРИГГЕР
43
DЗАЩЕЛКИ И DТРИГГЕРЫ
44
РЕГИСТРЫ
Сдвоенный D-триггер (а), «восьмикратный» триггер (б) |
45 |
ОРГАНИЗАЦИЯ ПАМЯТИ
46
ОЗУ И ПЗУ
47
ВОПРОСЫ?
48