7.Интерактивно-графическое моделирование Регрессионный тест структурной и регистровой архитектур
library kursach;
use kursach.all;
entity test is
end test;
architecture beh_t of test is
component test1
port(q1,q2:inout bit_vector(1 to 4);c:in bit_vector(1 to 2);d1,d2:in bit;r:in bit_vector(1 to 2));
end component;
component test2
port(q1,q2:inout bit_vector(1 to 4);c:in bit_vector(1 to 2);d1,d2:in bit;r:in bit_vector(1 to 2));
end component;
for all: test1 use entity kursach.reg(str);
for all: test2 use entity kursach.reg(rtl);
signal d1,d2 : bit;
signal r: bit_vector (1 to 2);
signal q1: bit_vector (1 to 4);
signal q2: bit_vector (1 to 4);
signal c: bit_vector (1 to 2);
begin
a1:test1 port map(q1,q2,c,d1,d2,r);
a2:test2 port map(q1,q2,c,d1,d2,r);
end beh_t;
Полученные графики:
Bat файл для запуска:
vhdl kurs.vhd
link kurs kurs test
sve 230ns kurs kurs