Московский Государственный Институт Электронной Техники

(Технический университет)

Кафедра пкимс

Курсовой проект

По курсу “Лингвистическое обеспечение САПР”

Выполнил: Холодков А.В.

Группа ЭКТ-32

Проверил: Авдеев E. B.

Москва 2002

Содержание:

1. Введение в язык VHDL.

3. Задание на курсовой проект.

4. Использующиеся элементы.

4. Архитектуры.

6. Процедурное моделирование.

7. Интерактивно-графическое моделирование.

1.Введение в язык VHDL.

В состав современной программно-аппаратной САПР как среды автоматизированного многоуровневого функционального проектирования входят как одна из необходимых оболочек многоуровневые языковые средства для описания структур и процессов функционирования устройств. Для САПР СБИС характерны три иерархических уровня в лингвистической оболочке :

Первый , высокоуровневый язык описания сверхскоростной аппаратуры VHDL, принятый в качестве международного и российского стандарта;

Второй ,транспортный формат EDIF, принятый стандартом де-факто при описании СБИС на промышленном уровне;

Третий ,формат CIF самого нижнего физического уровня, представляющий топологию СБИС при передаче проекта в производство.

VHDL(VHSICHardwareDescriptionLanguage) -язык описания конструкцийVHSIC(VeryHighSpeedIntegratedCircuit) - сверхскоростных интегральных схем - предложен в начале 1980-х г. международной группой как применение независимого метода описания электронных систем.

VHDLбыл принят в 1987г. как стандарт 1076Международного общества электрорадиоинженеров IEEE.Стандарт пересматривался в 1993и1998гг. Новые версии добавили некоторые новые возможности и удалили старые ошибки при сохранении совместимости снизу вверх. Настоящее пособие основано на версии 1987г., хотя некоторые расширения допустимы для анализатора и компиляторов. Аналоговые расширения языка по версии 1998г. в настоящем пособии отсутствуют и версии компилятора от1998г. не применяются.

Стандарт языка VHDLне содержит рекомендаций по его применению и стилиVHDL-описаний определяются практикой проектирования СБИС в соответствии с принципом абстрагирования. Абстрагирование определяет, как много деталей проекта специфицируется в его отдельном описании.

На низшем уровне абстракций -физическом -определяется специфическая информация о реальной топологии проекта на кремнии и может также содержаться информация о деталях временного поведения или аналоговых эффектах.

На более высоком уровне относительно топологии - логическом - описываются взаимные соединения логических ячеек и регистров. Топологическая информация и аналоговые эффекты игнорируются; проект содержит информацию о функции, архитектуре, технологии и детали временного поведения.

На следующем уровне - регистровых передач - применяется строгий стиль VHDL-описаний, когда определяется каждый регистр в проекте и промежуточная логика. Проект также содержит архитектурную информацию, но без деталей технологии. Абсолютные временные задержки не специфицируются.

Выше уровня регистровых передач находится поведенческий уровень. На этом уровне применения языка VHDLописывают функции проекта со спецификацией архитектуры регистров. Поведенческое описание содержит много временной информации и требования проектировщика по представлению проектных функций.

Наиболее важные стили применения языка VHDLсвязаны с поведенческим и регистровым уровнями, так как описания на нижележащих уровнях в современных САПР могут генерироваться автоматически. Важно, что на уровне регистровых передач разработчик еще контролирует архитектуру регистров в проекте.

Задачи поведенческого синтеза автоматически генерируют архитектуры регистров и логику из поведенческих VHDL-описаний. Этот синтез применяется при проектировании специфических систем обработки сигналов. ПоведенческийVHDLиспользуется также для спецификаций тестовых сигналов и при подготовке библиотечного базиса СБИС, а также для определения программно-аппаратной системы до разделения аппаратной и программной частей проекта.