Лекции / 3 / 07-08

Л екция №7 (29.09.06)

Два режима работы (две фазы):

1. Фаза старта. Фаза старта реализуется благодаря программной и аппаратной поддержке. Аппаратно старт формируется принудительным формированием адреса, который заранее определен для конкретной вычислительной машины. В данном случае это осуществляется переводом выходных буфера адреса и данных в третье состояние. Благодаря резисторам на шине адреса и данных формируются логические единицы, что соответствует самому старшему адресу в адресном пространстве. Память при этом переводится в режим чтения, и из памяти считывается код операции. Данная команда, как правило, представляет собой безусловный переход на операционную систему вычислительной машины.

2. Фаза последовательной работы. Любая команда завершается тем, что на адресе шины формируется адрес очередной команды. Память переводится в режим чтения, из нее считывается код операции, который поступает в устройство УМУ и разворачивается в последовательность микрокоманд. Данная последовательность завершается тем, что на адресной шине формируется адрес очередной команды.

Устройства микропрограммного управления (УМУ)

Обобщенная структура, вертикальное, горизонтальное и квазивертикальное микропрограммирование.

Требования к УМУ:

1. УМУ должно формировать полную совокупность управляющих сигналов Y_i для управления работ процессорного элемента и сопряженных с ним элементов вычислительной системы.

2. Количество внутренних состояний автомата, моделирующего работу устройства микроуправления, должно быть не меньше числа различных микрокоманд, подлежащих реализации во всей совокупности микропрограмм.

3. В УМУ должна быть обеспечена возможность произвольная выборка последовательности микрокоманд и микропрограмм, в зависимости от управляющих сигналов Q_j.

4. В УМУ должна быть обеспечена возможность модификации последовательности микрокоманд в пределах микропрограмм , в зависимости от внешних условий U_k.

У стройство управления на основе жесткой логики.

Устройство управления предназначено для формирования последовательности адресов, управляющих памятью, из которой выбираются микрокоманды. Основа устройства управления на жесткой логике есть формула А_i+1=A_i+1. Реализация данной зависимости осуществляется на основе двоичного счетчика. Отсюда достоинства: минимальные аппаратные затраты, минимальное операционное время, простота реализации. Основные недостатки: невозможно осуществление условного и безусловного переходов, полная зависимость структуры вычислительного устройства, как в качественном, так и в количественном составе от реализованной программы.

Устройства микропрограммного управления подразделяются на: устройства с вертикальным, горизонтальным и квазивертикальным микропрограммированием.

Устройства с вертикальным микропрограммированием.

Е сли сигналы Y_i являются ортогональными или взаимоисключающими в том смысле, что на выходе устройства не появляется более одного активного уровня, то соответствующая микрокоманда может быть представлена в закодированном виде. Если все управляющие сигналы во всей совокупности микрокоманд можно представить в закодированном виде, то они могут быть объединены в группы, а УМУ считается устройством с вертикальным микропрограммированием.

Д остоинства: минимальный объем управляющей памяти. Основные недостатки: невозможно совмещение микроопераций во времени, то есть, относительно большое операционное время, относительно большое аппаратное время из-за необходимости дешифрации микрокоманд.

Горизонтальное микропрограммирование.

Данное микропрограммирование подразумевает формирование для каждого элемента процессора или внешнего устройства своего управляющего сигнала.

О сновной недостаток: очень большой объем памяти. Достоинства: минимальное аппаратное и операционное времена.

Квазивертикальное микропрограммирование.

Если в совокупности управляющих сигналов можно выделить ортогональные сигналы, то их объединяют в группы, и эта группа представляет собой область вертикального микропрограммирования.

Достоинства: относительно небольшой объем памяти, относительное небольшое операционное время, благодаря возможности совмещения микроопераций во времени. Основной недостаток: относительно большое аппаратное время, так как требуется дешифрация кодированных сигналов.

Структура устройства микропрограммного управления.

Б МУ – блок микропрограммного управления.

N_i – ссылка на адрес следующей микрокоманды.

* - поле следящего (следующего) адреса.

U_k – регистр состояния.

ЗМ – занесения микрокоманды.

Лекция №8 (29.09.06)

По сигналу ЗМ (занесения макрокоманды) из основной памяти вычислительной системы заносится в блок микропрограммного управления код операции. Данный код, как правило, является начальным адресом микропрограммы, выполнение которой обеспечит выполнение команды. После выполнения первой микрокоманды из зоны следящего адреса поступает корректировка текущего адреса. Если выполняется команда условного перехода, то схема формирования адреса следующей микрокоманды обеспечивает изменение последовательности микрокоманд в зависимости от U_k (регистр состояния). Структура формирования адреса следующей команды – это сумматор, мультиплексор или постоянное запоминающее устройство (ПЗУ).

Области применения:

1. Устройство управления микропроцессором,

2. В качестве быстродействующих программируемых контроллеров, но без микропроцессора.

Построение быстродействующих контроллеров на основе БМУ и ПЗУ. Процесс проектирования включает в себя:

1. Анализ объекта управления.

   1. Изучение состава датчиков входной информации,

   2. Изучение состава исполнительных элементов,

   3. Изучение или разработка алгоритма работы объекта управления,

   4. Изучение статических и динамических характеристик объектов управления и источников входной информации;

2. Формирование взаимосвязи объекта управления контроллера,

3. Разработка аппаратной и программной части контроллера.

С труктура типового контроллера

Два режима работы: 1. По сигналу старт в блок микропрограммного управления заносится стартовый код, который как правило, является начальным адресом программы управления объектом. 2. Последовательный. Каждая предыдущая микрокоманда формирует адрес последующей, а с учетом сигналов от внешних устройств последовательность микрокоманд внутри микропрограммы может быть изменена. Данные устройства могут быть многопрограммными. Выход программы зависит от стартового кода.

Структурные методы повышения быстродействия микропроцессора на микрокомандном уровне.

Временные диаграммы взаимодействия узлов микропроцессора.

A_i, B_i – операнды, S_i - результат операции, помещенный в регистр состояния.

t_A – время, необходимое для получения адреса текущей микрокоманды на выходе блока микропрограммного управления, t_NC – время, необходимое для получения достоверной информации на выходе управляющей памяти, t_S – время, необходимое для выполнения операции в процессорном элементе, t_M – время, необходимое для фиксации результата операции во внешнем устройстве.

Конвейерный режим обработки информации на микрокомандном уровне

I. Формирование адреса следующей микрокоманды, II. Выполнение операций в процессорном элементе. Достоинством данного режима является: удвоение быстродействия микропроцессора за счет совмещения операций во времени. Основным недостатком является наличие фазового сдвига в тех участках микропрограммы, в которых требуется анализ результата операций процессорного элемента. Для ликвидации данного недостатка используется: 1. Исключение конвейерного режима, если команда является командой условного перехода, 2. Использование «длинных» микрокоманд. Длинная микрокоманда – это микрокоманда, выполнение которой занимает 2 и более такта. Длинная микрокоманда занимает 2 последовательных такта. У данной микрокоманды разряды управления совпадают, что позволяет во втором такте свести фазовое согласование к нулю. В следующем такте опять происходит опережение и динамика опять возрастает.

Многоуровневая конвейерная обработка

Д анный способ используется в тех случаях, когда процессорный элемент в несколько раз (в данном случае более, чем в 3 раза) превышает по производительности управляющую память. В данном случае за 1 такт считывается одновременно 3 микрокоманды, и пока в управляющей памяти выбираются следующие 3 микрокоманды, текущая микрокоманда выполняется в процессорном времени. Основным недостатком данной структуры является наличие фазового сдвига тех участком микропрограммы, в которых требуется анализ состояния процессорного элемента. Для устранения данного недостатка может быть и спользовано: 1. Исключение конвейерного режима, если команда является командой условного перехода, 2. Использование «длинных» микрокоманд, которые позволяют устранить фазовый сдвиг.