Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
ASSEMBLER / Пособие51GB / !!!!!ИТОГО!!!!!.doc
Скачиваний:
175
Добавлен:
16.04.2015
Размер:
4.14 Mб
Скачать

Регистр ipа кристалла 8xc51gb

MSB LSB

PAD

РХ6

РХ5

РХ4

РХЗ

РХ2

РС1

PSEP

Бит

Поз.

Функция присвоения приоритета прерывания

PAD

IP.7

Прерывание от АЦП

PX6

IP.6

Внешнее прерывание - вывод INT6

PX5

IP.5

Внешнее прерывание - вывод INT5

PX4

IP.4

Внешнее прерывание - вывод INT4

РХЗ

IP.3

Внешнее прерывание - вывод INT3

PX2

IP.2

Внешнее прерывание - вывод INT2

PC1

IP.1

Прерывание от РСА1

PSEP

IP.0

Прерывание от SEP

Регистр iрна кристаллов 8xc51gb

MSB LSB

PADH

РХ6Н

РХ5Н

РХ4Н

РХЗН

РХ2Н

РС1Н

PSEPH

Бит

Поз.

Функция присвоения приоритета прерывания

PADH

IPH.7

Прерывание от АЦП

PX6H

IPH.6

Внешнее прерывание - вывод INT6

PX5H

IPH.5

Внешнее прерывание - вывод INT5

PX4H

IPH.4

Внешнее прерывание - вывод INT4

РХЗН

IPH.3

Внешнее прерывание - вывод INT3

PX2H

IPH.2

Внешнее прерывание - вывод INT2

PC1H

IPH.1

Прерывание от РСА1

PSEPH

IPH.0

Прерывание от SEP

Внешние прерывания

Внешние прерывания INT0 и INT1 микроконтроллера 87C51GB полностью соответствуют аналогичным прерываниям всех микроконтроллеров семейства MCS-51 и могут в зависимости от состояния битов IТ0 и IТ1 регистра TCON фиксироваться как по уровню, так и по отрицательному фронту.

Внешние выводы INT2 и INT3 могут реагировать как на положительный, так и на отрицательный фронты сигнала. Микросхема имеет регистр EXICON, содержащий биты IТ2 и IТЗ, определяющие активный фронт сигнала на выводах P5.2/INT2 и P5.3/INT3. При установке бита IТn в "0" прерывание инициируется по отрицательному фронту, а при ITn = 1 - по положительному. Внешние события INT4-INT6 фиксируются только по положительному фронту на выводах P5.4/INT4-P5.6/INT6.

Однако все внешние прерывания генерируются соответствующими аппаратно-устанавливаемыми флагами; для событий INT0/INT1 - это биты IЕ0 и IЕ1 регистра TCON. Регистр EXICON содержит 4 флага IЕ2-IЕ6, инициирующих выполнение прерывания по событиям INT2-INT4. Все эти флаги очищаются также аппаратно по переходу на подпрограмму обработки прерывания. Как уже отмечалось во второй главе, уровневое прерывание по входам INT0/INT1 не очищает флаги IЕ0/IЕ1.

Выводы внешних прерываний опрашиваются один раз за каждый машинный цикл. По этой причине сигнал, подаваемый на фронтовой вход INTn должен находиться в высоком и низком уровне, как минимум, в течении 1 цикла (12 периодов тактового генератора).

Запрещение или разрешение внешних прерываний производится посредством соответствующих битов регистров IЕ и IЕА.

Соседние файлы в папке Пособие51GB