Курсовые / Курсач ЭКТ-3 лето 2003 / kurs

Дешифратор выполняет обратную функцию шифратора, он получает на вход закодированный сигнал (двоичный, двоично-десятичный и т.п.), и выдает его на одном из n своих выходов. Существуют различные дешифраторы. Этот дешифратор получает 4-разрядный шестнадцатеричный код (от 0 до 9 и от А до F) на вход, и на выходе выдает логические уровни для 7 сегментов шестнадцатеричного светодиодного индикатора. Сегменты имеют обозначения от а до g, и каждый сегмент включается, когда на его шину подается активный уровень.

1 .Техническое задание

п/п	Uпорn, B	Uпорр, В	Коn, мкА/	Коp , мкА/	Технологичесиий базис	Название схемы	нс	, Мгц	пФ
13	0.5	-0.5	250	70	CMOS 0.25 mkm-5 Metal, Uип=2.5В	Дешифратор из двоичного кода в семисегментый	1	100	0.3

1. Нарисовать логическую схему, проектируемого устройства, используя логические элементы ИЛИ-НЕ, И-НЕ с числом входов не более трех.

2. Нарисовать электрические схемы логических элементов в КМДП - базисе и выполнить предварительный расчет размеров транзисторов.

3. Исследовать переходные процессы в КМДП - элементах и оценить их динамические параметры.

4. Спроектировать в программе Microwind топологию логических вентилей, входящих в разрабатываемое устройство, определить площадь и размеры каждого элемента.

5. По эскизу топологии оценить паразитные емкости, связанные с разводкой.

6. Исследовать переходные процессы в проектируемом устройстве и оценить динамические параметры.

7. Если необходимо, выполнить коррекцию размеров для достижения заданного быстродействия.

Исходная комбинационная схема :

2.Синтез электрической схемы

После преобразования логической схемы, учитывая минимальное количество входов логических элементов , получаем данную схему, приведенную в приложение:

3.Предварительный расчет параметров транзисторов

1.

2.

3. Полагая, что , Ln = Lmin = 2 получим

Wn = 1.79 < 4Wn = 4 , Ln = 2 ,

Wp = 14 , Lp = 2

4.Исследование переходных процессов в логических элементах

1.Инвертор

Ln = 2, Wn = 4, Lp = 2, Wp = 14

2.Элемент 2ИЛИ-НЕ

Ln = 2, Wn = 4, Lp = 2, Wp = 28

3.Элемент 2И-НЕ

Ln = 2, Wn = 8, Lp = 2, Wp = 14

4.Элемент 3И-НЕ

Ln = 2, Wn = 12, Lp = 2, Wp = 14

5.Определение паразитной емкости

В топологии схемы имеем 122 паразитные емкостей связанных с пересечением слоев разводки. Значение емкости оценим по формуле

,

где Ток-толщина межслойной изоляции , Ток=0.5 мкм,

S-площадь обкладок паразитного конденсатора ,S= 16=1,22 ,

-абсолютная диэлектрическая проницаемость диэлектрика ,= ,

- относительная диэлектрическая проницаемость диэлектрика,

пФ

что составляет меньше 10% от значения Сн=0.3пФ.

Следовательно, в дальнейшем мы влияние паразитной емкости учитывать не будем.

6.Исследование переходных процессов в устройстве

Спроектировав полученную электрическую схему с помощью программы Orcad , мы получили данные временные характеристики (см приложение), что соответствует таблице истинности нашего устройства.

Поз.	A3	A2	A1	A0	a	b	c	d	e	f	g
0	0	0	0	0	0	0	0	1	0	0	1
1	0	0	0	1	1	0	0	1	1	1	1
2	0	0	1	0	0	0	1	0	0	1	0
3	0	0	1	1	0	0	0	0	1	1	1
4	0	1	0	0	1	0	0	1	1	0	0
5	0	1	0	1	0	1	0	0	1	0	0
6	0	1	1	0	0	1	0	0	0	0	0
7	0	1	1	1	0	0	0	1	1	1	1
8	1	0	0	0	0	0	0	0	0	0	0
9	1	0	0	1	0	0	0	0	1	0	0

7.Вывод

В итоге разработки устройства мы получили следующее :

-элемент «инвертор» имеет топологическую площадь равную 30 х 44,

время задержки;

-элемент 2И-НЕ имеет топологическую площадь равную 45 х 49,

время задержки;

-элемент 2ИЛИ-НЕ имеет топологическую площадь равную 50 х 66,

время задержки;

-элемент 3И-НЕ имеет топологическую площадь равную 70 х 92,

время задержки;

- общая площадь устройства равна 670 х 925,из-за малости значения паразитной емкости(пФ ) по сравнению с значением Сн ,мы ей пренебрегли.

Было установлено, что в приведенной в задании схеме имеются ошибки, в результате которых в позиции 0 не срабатывает сегмент d, и в позиции 3 не срабатывает сегмент g.