Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

КЛЕВО_FPGA

.pdf
Скачиваний:
39
Добавлен:
14.04.2015
Размер:
8.21 Mб
Скачать

Решения задач

Декодер должен содержать в качестве старшей входной линии стар­ шую адресную линию, в которой один бит изменен. Это Л13. С помоп];ью этого обеспечивается возможность выбора старших ячеек ЗУ. В качестве младшей входной линии в декодере должна исполь­ зоваться адресная линия, которая не подходит к самому маленькому ЗУ. Это Ац.

в) Суммарная зона ЗУ с емкостью 16 К байт разделяется декоде­ ром на 8 блоков по 2 К байт. Поэтому А^ЛЯ подсоединения к блоку ЗУ с емкостью 8 К байт 4 выхода декодера должны быть связана логи­ ческой функцией «ИЛИ». Из-за двойной инверсии должен быть ис­ пользован «И»-вентиль. Результатом этого является следуюш;ая схе­ ма соединений:

 

 

 

DX

 

 

 

7

 

 

 

6

А,,

 

1

5

^41,2.

 

4

 

2

4г,

 

4

3

 

2

 

 

 

4,л

1 1

--CS

1

'* 14

>1

с EN

0

 

 

 

4

 

^

 

^ 1 5

 

 

 

э —

&

 

э —

-^rs(4)

э —

 

 

э —

 

-^CS(3)

э —

 

 

 

э —

 

-.CS(2)

э —

 

-^CS(l)

э —

 

 

Решение задачи 13.2.

а) самый большой блок ЗУ использует адресные линии от А^ до ^2- Исходя из этого в нашем распоряжении для выбора блоков могут быть использованы адресные линии от А^ до Aj (см. рисунок на следующей стр.).

б) Адресный план см. справа (адреса вне данных зон, ведут к ошибкам!).

Блок

Адрес (шестнадцатеричный)

Адресные линии (двоичные)

 

 

7

6

5

4

3

2

1

0

1

0 8

0

0

0

0

1

0

0

0

(2 бита)

0 9

0

0

0

0

1

0

0

1

2

1 0

0

0

0

1

0

0

0

0

(4 бита)

1 3

0

0

0

1

0

0

1

1

3

2 0

0

0

1

0

0

0

0

0

(8 бит)

2 7

0

0

1

0

0

 

1 1

1

А, Aj

А.Ч >

Ао

Ау

АА - £ > -

А, - { >

-^ОЕ

R/-.W

 

 

 

Решения задач 423

2) 7

AV

 

-N

G1

A,3D

И-

К/-пУУЧ G2

 

N- Щ

"ТЗ 1,2EN[READ]1C3[WRITE]

RAM 4x8

 

 

 

AV

 

Gl

A , 3 D H - Д

~W^JV4 G2

 

 

Щ

1C3 [WRITE]

 

131,2EN[READ]

 

 

RAM 2x8

 

 

^T

AV Qo

-.cs

 

И-

A

Gl

A,3D

 

RAM 8x8

 

 

~W=JV4 G2

N- ^ 7

1C3 [WRITE]

1,2EN[READ]

 

"13

 

Решение задачи 14.1. Три булевых функции вносятся в 3 диа­ граммы Карно-Вейча. Затем проводится оптимизирование, напра­ вленное на то, чтобы образовалось до 5 термов логического произ­ ведения. КВ-диаграммы трех функций имеют вид:

/.

с

\ / d

е®

~п (fyd

тЩ)

^ \

424 Решения задач

h

 

р-

ZLzJ®1

^ <

 

N 1

 

с

1

1

1

 

1

&

На основе этого получаем 5 термов логического произведения:

Р\ = ci-^d, Р2 = ad-^c,

Ps = adc,

P4 = -^a-^b^cd, P5 = -^ab-^cd.

1 p

_

 

 

 

 

 

 

 

 

 

 

 

InL_r

 

 

 

 

 

 

Ь1 P

 

 

 

 

 

 

1 г~ь

<

 

rjji

 

 

 

L_P

1r\\i

DG

G[]1 1 ^11

fo

 

 

 

 

 

4

 

 

 

 

 

 

l>il

fi

 

«

 

\Щ—

 

 

^

— <

 

f2

Решение задачи 14.2. Функция /о формируется таким образом, чтобы ее можно было реализовать с помощью 4 термов логического произведения. J\RA /1 это уже имеет место:

/о(а, Ь, c,d) = ^a-^b-^c-^dV

a-^c-^dW

^ abd V -1 acd,

/1 (a, 6, с, d) — -1 a-« b-^c-^dV

ab-^ cdV

^a-^ bed V -^ а6с-< d

сd

I

I

 

I ь

1 1

1

l

\E.

I l

 

\E.

1 1

 

1 Г

I

I

 

&[

>1

i^i

— 1 — T — 1 —T — T —

1 *

Решения задач

Решение задачи 15.1. Последовательно будут проходиться состо­ яния Z0, Z0, Z1, Z1, Z2, Z2, Z0, Z1, Z0.

Регаение задачи 16.1. Преимуществом совместного запоминания данных и команд в том же самом ЗУ является возможность гибкого разделения зоны памяти. Благодаря этому необходимо, как прави­ ло, меньше ЗУ. Недостатком совместного содержания в ЗУ данных и программ является то, что команды и данные должны трансно!)- тироваться по одной и той же шине данных. Эта последователь­ ная эксплуатация замедляет работу процессора. Поэтому в качестве альтернативы в некоторых процессорах применяют раздельные ЗУ А^ля данных и команд (т.н. «Гарвардская архитектура»).

Решение задачи 16.2. Если имеем для управляющих перемен­ ных AL = 1, /Ш = 1, два выхода типа tri-state, работаюш;ие на шину данных, будут активны. При определенных обстоятельствах это мо­ жет иметь следствием разрушение модуля. Поэтому программист микропрограмм должен обладать точными знаниями аппаратных средств, чтобы не вызвать необратимых повреждений блока.

Решение задачи 17.1.

MOV В,М

(В) ^ ((H)(L)

LDAXD

(А) <- ((D)(E))

MOV М,А

((H)(L) ^

(А)

MOV А,В

(А) ^ (В)

 

STAXD

((D)(E)) f-

(А)

При тактовой частоте 2 МГц получаем время выполнения:

32 • 0,5 МКС = 16 МКС.

Решение задачи 17.2. Пусть, например, 6 байт из адреса 1000П сдвигаются в 1200Н.

MVI

В, бН

сдвиг 6 байт

LXI

Н, lOOOH

определение источника

LXI

D, 1200H

определение цели

LOOP MOV

A,M

(А) ^ ((H)(L))

STAX

D

((D)(E)) ^

(А)

INX

D

(D)(E) ^

(D)(E)+1

INX

H

(H)(L) ^

(H)(L)+1

426 Решения задач

 

 

 

 

DCR

В

; (В) ^

(В)-1

 

JNZ

LOOP

 

Решение

задачи 17.3.

Подпрограмма

«Quer» может выглядеть

следуюп];им образом:

 

 

 

QUER:

PUSH В

 

сохранение В

 

 

MVI В, 08Н

 

число шагов

 

 

MVI С, ООН

 

число единиц

 

ANF:

RAR

 

сдвиг младшего бита (LSB) на перенос

 

JNC МК

 

пропуск, если саггу=0

 

INRC

 

повышение значения счетчика на 1,

 

 

 

если carry=1

 

МК:

DCRB

 

снижение значения счетчика

 

JNC ANF

 

при необходимости проверка

 

 

 

следуюш;его бита

 

MOV А, С

 

сумма цифр числа после А

 

POP В

 

получение В

 

 

RET

 

обратный переход

Литература

[1]Алексеенко А.Г. Основы микрохемотехники. М. Физматиздат, 2002 г.

[2]Преснухин Л.Н., Воробьев И.В., Шишкевич А.А. Расчет эле­ ментов цифровых устройств: Высшая школа, 1991 г.

[3]Н.Н. Букреев, Б.М. Максуров, В.И. Горячев. Микроэлектрон­ ные схемы цифровых устройств, Сов. радио, 1973 г., Высшая школа, 1987 г.

[4]Дж. Уейкерли. Проектирование цифровых устройств, Постмаркет, М., 2002 г.

[5]Г.Г. Казеннов, В.Я. Кремлев, Полупроводниковые интеграль­ ные микросхемы. Высшая школа, 1997 г.

[6]А. П. Кармазинский. Синтез принципиальных схем цифровых элементов на МДП-транзисторах, Радио и связь, 1983 г. .

[7]М. Шур. Современные приборы на арсениде галлия. Мир, 1991 г.

[8]Ю. Пожела. Физика быстродействуюш;их транзисторов, Виль­ нюс, Молкас, 1989 г.

[9]Н.А. Аваев, В.П. Дулин, Ю.Е. Наумов. Большие интегральные схемы с инжекционным питанием. Советское радио, 1977 г.

[10]В.Я. Кремлев, В.И. Мошкин. Функционально-интегрирован­ ные элементы БИС. Электронная промышленность, 1976 г.

[11]СМ. Зи. Физика полупроводниковых приборов, м. Энергия, 1973 г.

[12]Е.П. Угрюмов. Цифровая схемотехника. СПб.: БВХ-Петербург, 2002 г.

Список технических терминов

2-позиционные двоичные функции

7-сегментный декодер ABEL

Индикация зависимости Суммирование (addition)

Суммирование чисел с фиксированной запятой Целочисленное суммирование Адресный буфер Адресная шина Адресный декодер

Адресация «Direct» Адресация «Immediate» Адресация «Register Indirect» Адресация «Register»

Время доступа адреса Накапливающий регистр (accumulator) ALU (АЛУ)

Амплитудное условие Аналоговая система Аналоговый демультиплексор Аналоговый мультиплексор Аналоговый переключатель Характеристика выборки Таблица выборки

Antifuse (программирование без пережигаемых перемычек

Заявки на книги присылайте по адресу: 125319 Москва, а/я 594

Издательство «Техносфера» e-mail: knigi@technosphera.ni sales@technosphera.ru

факс: (095) 956 33 46

В заявке обязательно указывайте свой почтовый адрес!

Подробная информация о книгах на сайтах http://www.technosphera.ru http://www.benran.ru

К. Фрике Вводный курс цифровой электроники

Компьютерная верстка — С.А. Кулешов Дизайн книжных серий — С Ю . Биричев Ответственный за выпуск — Л.Ф. Соловейчик

Формат 70 X 100/16. Печать офсетная. Гарнитура Computer modem LaTeX.

Печ.л. 27. Тираж 5000 экз. Зак. 8505. Бумага офсет № 1, плотность 65 г/м ^.

Издательство «Техносфера» Москва, ул. Тверская, дом 10 строение 3

Отпечатано в ППП «Типография «Наука» Академиздатцентра «Наука» РАН, 121099 Москва, Шубинский пер., 6