КЛЕВО_FPGA

инвертированным минтермам. Альтернативно состояния выходов можно интерпретировать как макстермы функций.

в зависимости от того, интерпретируются ли выходы как инвер­ тированные минтермы или как макстермы, возможны два варианта реализации. В первом случае будет образована DNF, во втором слу­ чае KNF.

Вслучае, если исходить из минтермов, необходимо действовать

вследующем порядке:

выход, ^\ля которого должно иметь место значение функции рав­ ное 1, необходимо подключить к NAND-вентилю (рис. 9.10). На основе инверсии выходов схемы 74138 и инверсии значения функции с по­ мощью NAND образуется логическая функция ODER, необходимая для формирования DNF.

9.3. Аналоговые мультиплексоры и демультиплексоры

BIN/OCT

Рис. 9.10. Реализация DNF набора с помощью преобразователя кода

Рис. 9.11. Реализация KNF набора функций с помощью преобразователя кода.

Для образования KNF выходы интерпретируются как макстермы. Таким образом, мы подключаем выходы, входящие в состав входных векторов, которые должны иметь значение функции О, к И-вентилю (рис. 9.11), поскольку макстермы в KNF соединены в со­ ответствии логической функцией И.

9.3.Аналоговые мультиплексоры и демультиплексоры

При необходимости мультиплексирования аналоговых сигналов для коммутации могут быть использованы проходные вентили (trans-

mission-gates). Так как проходные вентили имеют инвертированный управляющий вход, мультиплексор должен иметь инвертирующие выходы. Схема мультиплексора показана на рис. 9.12. Поскольку она может быть использована потоков информации в обоих направле­ ниях, ее можно использовать как мультиплексор, и как демультиплексор для аналоговых и цифровых сигналов.

51

Ях1

50

Рис . 9.12. Аналоговый мультиплексор (направление прохождения сигналов справа налево) и демультиплексор (направление прохождения сигналов слева направо)

9.4. Упражнения

Задача 9.1. Переключательная функция /(a2,ai,ao)7 заданная та­ блицей (рис. 9.13), должна быть реализована с помощью приведен­ ного мультиплексора. Укажите схему подключения к входам !{ и Xi.

Задача 9.2. Пусть необходимо реализовать логическую схему для функций Fo(ai, а2, «з) и Fi(ai, а2, «з) с помощью мультиплексора или с помощью преобразователя кода. Функции определяются табл. 9.4

ГЛАВА IО

ЦИФРОВЫЕ

СЧЕТЧИКИ

Цифровые счетчики представляют собой асинхронные или синхрон­ ные драйверы, которые состоят, как правило, из соединенных цепоч­ кой триггеров. Содержание регистров интерпретируется как счет­ ное состояние счетчика.

10.1. Асинхронный счетчик

Асинхронные счетчики представляют собой асинхронные драйве­ ры, для которых не требуются тактовые сигналы. Входной сигнал с последовательностью подлежащих счету импульсов подводиться прямо к тактовому входу первого триггера. Тактовые входы сле­ дующих триггеров подключены к выходам предыдущих триггеров. В последующем в качестве примеров будут представлены две про­ стые схемы.

10.1.1. Двоичный счетчик по модулю 8

Двоичный счетчик по модулю 8 можно построить из JK-триггеров с управлением по отрицательному фронту, как это показано на рис. 10.1. J- и К-входы JK-триггеров установлены в состояние 1. При каждом отрицательном фронте на входе состояние на выходе первого триг­ гера изменяется. Точно также ведут себя выходы следующих триг­ геров.

Рис. 10.1. Двоичный счетчик по модулю 8, состоящий из трех JK-триг­ геров.

Рис. 10.3. Двоичный счетчик по модулю б, состоящий из трех JK-триг- геров

Р и с . 10.4. Временная диаграмма двоичного счетчика по модулю 6, пока­ занного на рис. 10.3

10.1.3. Асинхронный обратный счетчик

Если асинхронный счетчик должен считать в обратном направле­ нии, то ко входам следующих ступеней должны быть подключены не выходы Qi триггеров, а инвертированные выходы — -^Qi (рис. 10.5). Благодаря этому JK-триггеры переключаются всегда положитель­ ным фронтом, и мы получим импульсную диаграмму, показанную на рис. 10.6.

При появлении падающего фронта входного сигнала первый триг­ гер переключается, и его выход переходит в состояние Н. Последу­ ющие триггеры в идеальном случае переключатся одновременно.