КЛЕВО_FPGA

Квитанция на парковку выдается с выходным сигналом 5 = 1 , одновременно механически запирается прием монет. В других слу­ чаях вброс возможен. С сигналом Я = 1 возвращается монета в 50 центов

а) Выдайте диаграмму состояний и соответствующую ей табли­ цу последовательности состояний.

б) Определите переходные функции и выходные функции.

9,1. Мультиплексор

В качестве примера на рис. 9.1 показан схемный элемент 74151. Этот мультиплексор обозначается как мультиплексор 8:1, так как с его помощью 8 различных входов li могут быть на выбор подсоеди­ нены к одному выходу у. В КМОП-версии данный схемный элемент реализуется с помощью проходных вентилей (transmission gates), с помощью селективных входов ^2, :г:1, XQ выбирается один /^ вход. По­ сле стабилизации адресных сигналов и сигналов данных выбранный вход может быть подключен с помощью активирующего сигнала -I JE ( enable, разрешающий). Выход у остается в состоянии О, пока -iE = 1. При -1 £? = О выбранный выход подключается.

Данный схемный элемент вьшолняет следующую логическую функцию:

XQIQ V -> Х2-^ XIXQII V -« X2Xi-^Xol2 V -> X2XiXoh\/

У X2-^Xi-^Xol4 V Х2 XIXQI^ V Х2Х1-^Хо1б V X2XiX()l7)

(9.1)

Показанный на рис. 9.1 логический символ 8:1-мультиплексора 74151 обозначен надписью MUX. Функция мультиплексора описыва­ ется зависимостью U(G) селективных входов Xi и входов данных Д. Селективные входы пронумерованы от О для XQ ДО 2 для Х2'

Таблица 9.1. Таблица истинности 8:1-мультиплексора 74151 {х является произвольной величиной G {0,1})

9.1.1.Реализация функций мультиплексора

Мультиплексор можно использовать для реализации логических функ­ ций. Покажем это на примере. Подлежащая реализации логическая функция задана диаграммой Карно, показанной на рис. 9.2. Исполь­ зуется мультиплексор 8:1.

Глава 9. Мультиплексоры и преобразователи кода

подаются по одной функции DNF (или KNF), образованные дву­ мя другими переменными. Пример показан на рис. 9.4. Если подать на селективные входы мультиплексора жз и 0:2, подача сигналов на входы данных будет особенно простым.

В этом случае можно обойтись одним 4:1-мультиплексором, без дополнительных вентилей (рис. 9.5). Если к селективным входам под­ вести XI и ггб, то в этом варианте к входам данных необходимо подключить дополнительные вентили.

MUX

-,£-dEN

?н р—^^

О — ^

41 b

Рис . 9.5. Включение мультиплексора для реализации функции, определен­ ной на рис. 9.4.

9.2. Преобразователь кода

Преобразователь кода представляет собой схему, которая преобра­ зует слова, соответствующие коду 1, подаваемые на т входов, в сло­ во из другого кода, кода 2.

В этом случае кодовое слово на выходе имеет длину п бит. В логи­ ческом символе, приведенном на рис 9.6, оба кода указаны в надписи.

Рис . 9.6. Логический символ преобразователя кода

Преобразователь кода применяется в следующих областях:

—для трансформации, например, двоично-десятичного кода в шестнадцатиричный код;

9,2. Преобразователь кода 239

для генерации наборов функций;

в качестве демультиплексеров. Как разъясняется ниже, демультиплексер является противоположностью мультиплексера. Он служит А^ля того, чтобы направить данные с одного информа­ ционного канала многим адресатам.

Уб

&•

Р и с . 9.7. Структурная схема и логический символ преобразователя 7442 двоично-десятичного кода в десятичный код

9.2.1.Преобразователь двоично-десятичного кода в десятичный код 7442

Вкачестве примера на рис. 9.7 представлен преобразователь кода

7442. Он преобразует двоично-десятичный код в код 1 из 10. Код 1 из 10 является кодом, слова которого имеют свойство, заключа­ ющиеся в том, что все разряды, кроме одного, имеют значение 1. Преобразователь кода имеет 4 входа и 10 выходов. В исходном со­ стоянии выходы находятся в состоянии 1 и в случае выборки пере­ ключатся на 0.

Каждый выходной сигнал реализует соответствующие макстермы.

Функцию можно интерпретировать также и как, реализующую на каждом выходе соответствующий инвертированный минтерм:

В логическом символе преобразователя кода 7442 указаны оба кода, между которыми происходит трансформация. В данном слу­ чае это BCD/DEC, что означает из двоично-десятичного кода в де­ сятичный код. Разряды двоично-десятичного кода (BCD) даны вну­ три обрамления символа слева. На правой стороне указаны разряды j\jisi выходов.

Таблица 9.2. Таблица истинности преобразователя 7442 двоично-десятич­ ного кода в десятичный код

9.2.2.Демультиплексор

Преобразователи кода, которые преобразуют двоичный код в код 1 из п, могут быть использованы в качестве демультиплексоров. Демультиплексор выполняет задачу, обратную задаче мультиплек­ сора. Демультиплексор коммутирует входной сигнал Е к выходам, выбираемым с помощью адресных шин.

В качестве примера используем для этой цели преобразователь дво­ ично-десятичного кода в десятичный код. Для этого имеющий наи­ большую значимость вход использован как вход данных Е (рис. 9.8).

Входы Х2, xi и а;о становятся адресными входами демультиплексора. Они выбирают выход. В качестве выходов применяются толь­ ко электроды от О до 7. Функцию определяет таблица истинности

(табл. 9,2). А именно, имеющий наибольшее значение вход xs опре­ деляет, имеет ли выбранный с помощью входов а;25 ^i и XQ ВЫХОД состояние О или 1. Для этой цели можно было бы также использо­ вать двоичное число, полученное преобразователем восьмеричного кода с 8-ю выходами.

BCD/DEC

Рис . 9.8. Применение преобразователя десятичного кода в качестве демультиплексора.

Мультиплексор и демультиплексор могут совместно образовать линию передачи данных, позволяющую передавать п параллельных потоков данных по одному проводу. Принцип этого показан на рис. 9.9. На адресные входы мультиплексора и демультиплексора периоди­ чески подаются адреса от О до 7. Благодаря этому каждый вход­ ной сигнал li переносится в одну восьмую интервала времени на выход уг. Таким образом каждой линии с помощью данной систе­ мы выделен отрезок временного интервала. Метод называется вре­ менным мультиплексированием (time division multiple access, TDMA, коллективный доступ с временным разделением).

9.2.3.Генерирование наборов функций

Спомощью преобразователя кода, который трансформирует в код типа 1 из п, может осуществляться генерация набора функций. В ка­ честве примера рассмотрим реализацию четырех булевых функций

Уз? У2^ У1 и уо с тремя входами Х2^ xi и XQ. ОНИ приведены в табл. 9.5. В данном случае применен преобразователь двоичного кода в вось­ меричный код, реализуемый схемой 74138, поскольку этот преобра­ зователь кода имеет 3 входа и 8 выходов. На основании таблицы истинности можно сказать, что состояние выходов соответствуют