- •Электроника
- •Содержание
- •1.1 Основы алгебры логики………………………………………………..5
- •1 Цифровые интегральные микросхемы
- •1.1 Основы алгебры логики
- •1.1.1 Основные определения
- •1.1.2 Некоторые логические функции и реализующие их логические элементы
- •1.1.3 Основные законы и соотношения алгебры логики
- •Сочетательный закон
- •Распределительный закон
- •1.2 Параметры цифровых интегральных микросхем
- •1.2.1 Параметры цифровых интегральных микросхем (цимс), имеющие размерность напряжение.
- •1.2.2 Параметры, соответствующие размерности тока.
- •1.2.3 Параметры, имеющие размерность мощности.
- •1.3.2 Характеристики дтл.
- •1.4 Транзисторно – транзисторная логика.
- •1.5 Ттл со сложным инвертором.
- •1.6 Ттл с открытым коллекторным выходом.
- •1.7 Ттл с тремя состояниями на выходе
- •1.8 Транзисторно-транзисторная логика Шоттки
- •1.9 Комплиментарная мдп логика
- •2 Операционные усилители
- •2.1 Параметры и характеристики оу
- •2.3 Дифференциальный усилитель
- •2.4 Составной транзистор
- •2.5 Источник тока
- •2.6 Схема сдвига уровня
- •2.7 Эмиттерный повторитель
- •2.8 Инвертирующий усилитель на оу.
- •2.9 Неинвертирующий усилитель
- •3 Технологические основы производства полупроводниковых интегральных микросхем
- •3.1 Подготовительные операции
- •3. 2 Эпитаксия
- •3.3 Термическое окисление
- •3.4 Литография
- •3.5 Легирование
- •3.5.2 Ионная имплантация.
- •3.6.1 Термическое (вакуумное) напыление.
- •3.6.2 Катодное напыление.
- •3.6.3 Ионно-плазменное напыление.
- •4 Полупроводниковые
- •4.1 Методы изоляции элементов в ппимс
- •4.1.1 Изоляция элементов обратно смещенными pn-переходами.
- •4.1.2 Резистивная изоляция.
- •4.1.3 Диэлектрическая изоляция
- •4.2 Планарно-эпитаксиальный биполярный транзистор
- •4.2.1 Этапы изготовления
- •4.2.2 Распределение примесей.
- •4.2.3 Эквивалентная схема.
- •4.3 Планарно-эпитаксиальный биполярный транзистор
- •4.4 Разновидности биполярных транзисторов
- •4.4.1 Многоэмиттерный транзистор.
- •4.4.2 Транзистор с барьером Шоттки.
- •4.4.3 Транзисторы р-n-р
- •4.5 Интегральные диоды
- •4.6 Полевые транзисторы
- •4.6.1 Полевые транзисторы с управляющим p-n переходом
- •4.6.3 Мноп-транзистор.
- •4.7 Полупроводниковые резисторы
- •4.7.1 Диффузионные резисторы.
- •4.7.2 Ионно-легированные резисторы.
- •4.8 Полупроводниковые конденсаторы
- •5.1 Подложки гимс.
- •5.2 Резисторы.
- •5.3 Конденсаторы
- •5.4 Катушки индуктивности
4.1.2 Резистивная изоляция.
Резистивная изоляция элементов ППИМС (рисунок 4.2а) отличается от предыдущей тем, что слаболегированная подложка берется того же типа, что и коллекторные области БТ. Паразитная связь между элементами схемы существует всегда, но не зависит от частоты. Поэтому на высоких частотах она может оказаться меньше, чем в предыдущем случае.
а) б)
Рисунок 4.2
4.1.3 Диэлектрическая изоляция
При таком методе изоляции (рисунок 4.3а) элементы схемы отделены друг от друга слоем двуокиси кремния. Паразитная емкостная связь между элементами CПзначительно меньше, чем в первом случае, так как диэлектрическая постоянная двуокиси кремния ниже, чем у кремния. Производство таких ИМС более трудоемкое, чем в предыдущих.
а) б)
Рисунок 4.3
Существуют так же другие методы изоляции, некоторые из них представляют видоизменение или комбинацию выше перечисленных 5.
4.2 Планарно-эпитаксиальный биполярный транзистор
Поскольку биполярные n-p-n транзисторы составляют основу ППИМС, рассмотрим их подробно, включая технологию изготовления.
4.2.1 Этапы изготовления
На подложке р-типа формируется эпитаксиальный слой n-типа (рисунок 4.4а). Затем проводится термическое окисление (рисунок 4.4б), и методом фотолитографии формируются окна под разделительную диффузию, т.е. маска из слоя SiO2 остается на тех местах, где будут изготовляться биполярные транзисторы и другие элементы схемы (рисунок 4.4в).
Следующим этапом проводится разделительная диффузия акцепторной примесью (рисунок 4.4в) так, чтобы атомы примеси достигли подложки под эпитаксиальным слоем и в результате получается, что элементы схемы будут отделены друг от друга полупроводником р-типа.
Проводится второе термическое окисление, вторая фотолитография и вторая диффузия акцепторной примесью с тем, чтобы сформировать базовый слой транзистора (рисунок 4.4г). Эта диффузия требует меньшее время, так как глубина базового слоя 2,5-2,7 мкм меньше, чем при разделительной диффузии.
Затем проводятся ещё одно термическое окисление, фотолитография, при которой вскрываются окна под эмиттерную область и вывод коллектора, и проводится последняя диффузия донорной примесью (рисунок 4.4д). В этих областях создается максимальная концентрация примеси. Глубина n+- слоев составляет примерно 2 мкм. Максимальная концентрация примеси в месте вывода коллектора исключает появление выпрямляющего контакта металл-полупроводник (диод Шоттки).
После четвертого заключительного термического окисления и ещё одной фотолитографии вскрываются окна для межэлементных соединений металлической пленкой (рисунок 4.4е).
Рисунок 4.4
В результате термического напыления получается сплошная пленка алюминия (рисунок 4.4ж).
На заключительном этапе проводится последняя фотолитография, при которой из пленки Al формируются межэлементные соединения (рисунок 4.4з). Вид на транзистор в плане с размерами показан на рисунке 4.5.
Таким образом, в процессе формирования транзистора использовались: пять фотолитографий, четыре термических окисления, три процесса диффузии, по одному процессу эпитаксии и термическому напылению алюминия не считая ряда вспомогательных операций: очистка, промывка, удаление фоторезиста и т.д.
Рисунок 4.5