5.3.Источник питания контроллера опроса
Источник питания 36851-10-00 (рисунок 5.2.) предназначен для формирования номиналов +5В, +5В, +15В, +24В постоянного напряжения электропитания с разбросом не более 5% и пульсациями не более 50мВ, 50мВ, 100мВ и 4В соответственно.
Источник питания представляет собой двухступенчатый преобразователь. На первой ступени преобразователем DA1 из переменного напряжения сети 220В формируются постоянное напряжение 28В с гальванической развязкой от сети, которое через развязывающие LC-фильтры подается на преобразователи второй ступени DA2-DA5.
На второй ступени выполняется формирование гальванически развязанных рабочих номиналов постоянного напряжения электропитания:-.
-на преобразователе DA2 - номинал +15В (+15V);
-на преобразователе DA3 - номинал +24В (+24V);
-на преобразователе DA4 - номинал +5В (VCC1);
-на преобразователе DA5 - номинал +5В (VCC2);
"Земляные" выводы (GND) преобразователей DA2 (+15В), DA4 (+5В), DA5 (+5В) объединены между собой.
Рисунок 5.2.
Предусмотрена индикация включения напряжений электропитания - светодиоды VD1 (+15B), VD2 (+24B), VD3 (+5B-VCC1), VD4 (+5B-VCC2).
5.4.Ячейка контроллера
Ячейка контроллера 36851-25-00 (рисунки 5.3.1. - 5.3.5.) содержит центральные ядра комплектов контроллера, состоящие из микроконтроллеров-1830ИУ31, РПЗУ-573РФ4, ОЗУ-1821РУ55, а также схемы формирования контрольных последовательностей, схемы синхронизации комплектов, схемы соединения с адаптером связи, схемы резервных каналов связи и схемы считывания данных.
На схеме обозначения элементов и сигналов первого комплекта начинаются с цифры 1, второго - с цифры 2. Если обозначение сигнала начинается не с цифры или сигнал - значение частоты, значит этот сигнал общий для обоих комплектов.
При включении электропитания в ячейку на оба комплекта подается сигнал RESET из ячейки контроля 35851-45-00.
По окончании сигнала RESET в каждом комплекте начинается цикл выборки команды из ПЗУ 1DS1 и 2DS1. Восемь младших разрядов адреса (порты "0") записываются в регистры 1DD3 и 2DD3 соответственно по сигналам 1ALE и 2ALE, соответственно по сигналам PME считываются коды команд из ПЗУ в контроллеры через порты "0".
Для записи или чтения данных из ОЗУ 1DD4 и 2DD4 после выставления адреса и защелкивания его младших восьми разрядов в регистрах 1DD3 и 2DD3 формируются сигналы записи или чтения 1WR и 2WR или 1RD и 2RD, по которым считываются или записываются данные через порты "0" в сами микроконтроллеры.
Управление ОЗУ 1DD4 и 2DD4 (режимы внешнего ОЗУ, портов ввода - вывода для опроса устройств ЭЦ) осуществляется сигналами 1A11 и 2A11 от микроконтроллеров.
Схема синхронизации комплектов работает следующим образом:
Микроконтроллерами формируются сигналы 1CW и 2CW (после этого микроконтроллеры переводятся в режим холостого хода) и при совпадении этих сигналов с сигналами 1WRT и 2WRT соответственно на прямых выходах триггеров 1DD5.2 и 2DD5.2 формируются асинхронные сигналы готовности формирования контрольного слова. Сигналы 1WRT и 2WRT необходимы для запрета выдачи контрольных слов в процессе инициализации микроконтроллеров. Триггерами 1DD11.1 и 2DD11.1 эти сигналы синхронизируются сигналом тактовой частоты 200кГц (200К) управляющего генератора. На инверсных выходах этих триггеров формируются сигналы 1READY и 2READY ("0").
Поскольку микроконтроллеры работают асинхронно сигналы 1READY и 2READY формируются в разные моменты времени. Поэтому при формировании этих сигналов микроконтроллеры переводятся в режим холостого хода для того чтобы более быстрый комплект переводился в режим ожидания другого комплекта и по приходу ожидаемого сигнала комплекты запускались синхронно в дальнейшую работу.
Из режима холостого хода микроконтроллеры выводятся сигналами прерывания 1INT1 и 2INT1 ("0"), формирующимися синхронно с сигналами 1RST и 2RST ("0") в ячейке контроля. При приходе сигналов 1INT1 и 2INT1 микроконтроллеры начинают прием информации по последовательному каналу.
При неисправности одного из комплектов (отсутствие сигнала 1READY или 2READY) или большой рассинхронизации комплектов предусмотрен режим ожидания в течении 40 мс (предусмотрена возможность изменения длительности ожидания), по истечении которого в ячейке контроля сформируется сигнал прерывания 1INT0 или 2INT0 (в комплекте, где сформировался сигнал ), по которому микроконтроллер переводится в режим пониженного энергопотребления. Из этого режима микроконтроллер выводится сигналом RESET.
Схемы формирования контрольных последовательностей в комплектах работают следующим образом:
По сигналам 1READY и 2READY ("0") происходит занос контрольных восьмиразрядных слов 1CW0-1CW7 и 2CW0-2CW7 в регистры 1DD7 и 2DD7. Сигналы 1READY и 2READY также поступают в ячейку контроля для формирования сигналов заноса и сдвига контрольных слов в схемы формирования контрольных последовательностей, собранных на сдвиговых регистрах 1DD8, 1DD9 и 2DD8, 2DD9 и схемах контроля четности 1DD10 и 2DD10.
При уровне "1" поступающих из ячейки контроля сигналов 1UPR и 2UPR по поступающим из ячейки контроля сигналам 1CDV и 2CDV происходит занос контрольных слов в регистры 1DD8, 1DD9 и 2DD8, 2DD9; при уровне "0" сигналов 1UPR и 2UPR по сигналам 1CDV и 2CDV происходит сдвиг контрольных слов в регистрах 1DD8, 1DD9 и 2DD8, 2DD9. Таким образом на выходах старших разрядов старших регистров формируются контрольные динамические последовательности 1CTRL и 2CTRL, поступающие в ячейку контроля для дальнейшей обработки.
Окончание сигналов 1READY и 2READY происходит синхронно по сигналам 1RST и 2RST, поступающим из ячейки контроля и формирующимся через 5 мкс после начала (перепада "0"-"1") сигналов 1UPR и 2UPR.
Обмен микроконтроллеров по последовательному каналу с соответствующими адаптерами связи осуществляется по "токовым петлям -20 mA". Гальваническая развязка цепей логических сигналов от непомехозащищенных цепей сигналов "токовой петли" в каналах приема осуществляется на оптопарах 1ED1 и 2ED1, в каналах передачи - на оптопарах 1ED2, 1ED3 и 2ED2, 2ED3.
Для облегчения процесса отладки ячейки предусмотрены перемычки 1JP1 и 2JP1, с помощью которых можно имитировать сигналы 1READY и 2READY.
Предусмотрена индикация ввода и вывода последовательных потоков информации каждого комплекта.
Схема считывания данных состоит из восьми токовых приемников. Гальваническая развязка цепей логических сигналов от непомехозащищенных цепей сигналов "токовой петли" осуществляется на оптопарах ED1-ED8. С выходов приемников информация поступает в ячейку контроля на арбитр управления.