_методички / АСЭ и АиТ / Чертков-21.80

Лабораторная работа 5

ИССЛЕДОВАНИЕ КОЛЬЦЕВЫХ СДВИГАЮЩИХ СЧЕТЧИКОВ (СЧЕТЧИК-ДЕЛИТЕЛЬ НА ВОСЕМЬ)

Цель работы: практически ознакомиться с принципом работы кольцевых сдвигающих счетчиков на примере микросхемы К561ИЕ9.

5.1. Краткие теоретические сведения

Кольцевые сдвигающие счетчики применяют при основании системы счета больше двух (m > 2). В кольцевом счетчике число триггеров равно числу состояний (основанию счета).

Кольцевые счетчики изготавливаются на основе Т-триггеров, выполненных на JK- и D-триггерах (на D-триггерах схемы счетчиков более простые). Схема пятиразрядного кольцевого счетчика приведена на рис. 20, а. При пуске первый триггер переходит в состояние «1», остальные – в «0». Далее при каждом тактовом импульсе на входе С триггер, находящийся в состоянии «1», сбрасывается в «0», переключая при этом следующий за ним триггер в состояние «1». При сбросе пятого триггера с его выхода Q5 переключающий импульс поступает на вход D первого триггера, который переключается в состояние «1». После этого цикл переключений повторяется (рис. 20, б).

Врезультате сбоя работы счетчика несколько триггеров могут одновременно переключиться в состояние «1». Для предотвращения этого в счетчиках применяют специальную схему самовосстановления на логических элементах, блокирующих вход первого триггера до перехода всех триггеров в состояние «0». Благодаря этому работа счетчика при любом сбое восстанавливается к началу следующего цикла.

Кольцевые счетчики можно применять в качестве распределителей импульсов при относительно небольшом числе выходных цепей.

Всистемах телемеханики широкое распространение получили кольцевые сдвигающие счетчики – счетчики-делители на восемь (микросхема К561ИЕ9), с их помощью выполнены следующие узлы: в системах телеуправления – датчики времени в блоке кодирования, селекции и синхронизации, счетчик длинных импульсов; в системах телесигнализации – распределитель, датчики времени в блоке кодирования, селекции и синхронизации.

30

ность импульса сброса более 300 нс, время его последействия составляет 275 нс (при напряжении Uип = 5 В импульс сброса окажется равным 1 мкс).

а

Рис. 21. Схема счетчика-делителя на восемь (а), цоколевка (б) и условное обозначение (в) микросхемы К561ИЕ9

32

5.2. Порядок выполнения работы

1)Вставьте микросхему К561ИЕ9 в гнездо, подключите к источнику напряжения: клемму 8 – к общей точке, на клемму 16 подайте напряжение +5 В. На вход EС (клемма 13) подайте напряжение, соответствующее лог. 0.

2)К выходам (клеммы 2, 1, 3, 7, 11. 4, 5, 10) подключите вольтметры или осциллограф (поочередно). От кнопки формирования одиночных импульсов на вход С (клемма 14) подавайте импульсы.

3)Составьте таблицу работы триггеров счетчика и дешифратора (см. рис. 21).

4)Постройте временную диаграмму (рис. 22, а) и проанализируйте работу микросхемы.

Второй режим – действие входа запрета ЕС и работа выхода переноса.

1)Подайте напряжение лог. 1 на клемму 13 (вход ЕС) перед третьим импульсом и снова подайте лог. 0 перед пятым импульсом. Продолжая подавать импульсы, доведите их до семи.

2)Наблюдайте за выходом переноса Свых (клемма 12).

3)Постройте временную диаграмму (рис. 22, б) и проанализируйте работу микросхемы.

33

Смоделируйте исследуемую схему счетчика-делителя на восемь с помощью программы MultiSim 10 . и проанализируйте работу схемы в обоих режимах.

Сделайте выводы по результатам исследований.

Рис. 22. Временные диаграммы работы счетчика-делителя на восемь

5.3.Контрольные вопросы

1)Что представляет собой счетчик электрических импульсов?

2)Какой счетчик называется счетчиком-делителем на восемь?

3)За счет чего счетчик-делитель на восемь дает повышение скорости

счета?

4)Поясните работу схемы счетчика (см. рис. 21, а) при подаче на вход R напряжения, соответствующего лог. 1.

5)Как подключить второй счетчик к первому, чтобы можно было сосчитать 64 импульса?

6)Поясните поведение триггеров счетчика при подаче на его вход им-

пульсов.

34

Библиографический список

1. Почаевец В. С. Автоматизированные системы управления устройствами электроснабжения железных дорог / В. С. Почаевец. М.: Маршрут, 2003. 318 с.

2. Почаевец В. С. Защита и автоматика устройств электроснабжения / В. С. Почаевец / ГОУ «Учебно-методический центр по образованию на железнодорожном транспорте». М., 2007. 191 с.

3. Шило В. Л. Популярные микросхемы КМОП / В. Л. Шило. М.: Горячая линия – Телеком, 2001. 112 с.

4. Электротехника и электроника в экспериментах и упражнениях: Практикум на Electronics Workbench / Д. И. Панфилов, И. Н. Чепурин и др. М.:

ДОДЭКА, 2000. Т. 2. 288 с.

35

ПРИЛОЖЕНИЕ 1

ОСНОВЫ АЛГЕБРЫ ЛОГИКИ

Алгебра логики, созданная в XIX в. известным английским математиком Джорджем Булем, является алгеброй двух чисел. Каждый отдельный аргумент в алгебре логики может принимать только два значения: «истинно», условно обозначаемое «1», и «ложно», условно обозначаемое «0».

Так как в логических элементах каждый сигнал обычно имеет только два значения (уровня), преобразование входных сигналов в выходные может выполняться по особым законам, аналогичным соответствующим законам алгебры логики. Сигналы могут иметь два значения (два уровня), которым приписываются значения «0» и «1»: лог. 1 – логическая единица (потенциал высокого уровня); лог. 0 – логический нуль (потенциал низкого уровня).

Логическое выражение, составленное из n переменных ( х1 , х2 , …, хn ) с помощью конечного числа операций алгебры логики, можно рассматривать как некоторую функцию n переменных. Такую функцию называют логической. Логические выражения записывают в дизъюнктивной или конъюнктивной нормальной форме. В дизъюнктивной форме логические выражения записываются как логическая сумма логических произведений, в конъюнктивной – как логическое произведение логических сумм. Порядок действий такой же, как и в обычных алгебраических выражениях. Логические выражения описывают связь значения логической функции со значениями логических переменных. В соответствии с аксиомами алгебры логики функция может принимать в зависимости от переменных значение, равное лог. 0 или лог. 1. Операция логического сложения (дизъюнкции) обозначается знаками , +; логического умножения

Тождества алгебры логики:

x = x; x Ú x = x; x × x = x; x Ú x = 1; xx = 0; x Ú1 = 1; x

x × 0 = 0; x Ú xy = x; x(x Ú y) = x; x Ú xy = x Ú y; x(x Ú y) = xy.

36

Основными функциями алгебры логики являются функции двух переменных. Входные сигналы х и у могут образовывать четыре комбинации: 0 и 0; 0 и 1; 1 и 0; 1 и 1. Этим четырем комбинациям входных сигналов соответствуют 16 комбинаций выходных сигналов и, следовательно, 16 логических функций, которые приведены в табл. П.1.1.

37

ПРИЛОЖЕНИЕ 2

ЛОГИЧЕСКИЙ ЭЛЕМЕНТ И-НЕ НА МИКРОСХЕМЕ КМОП

Из многочисленных серий цифровых микросхем на полевых транзисторах наибольшее распространение получили серии микросхем КМОП. Сокращение КМОП – это начальные буквы четырех слов из полного определения: комплементарные полевые транзисторы со структурой «металл – окисел – полупроводник». Слово «комплементарный» переводится как взаимно дополняющий. Комплементарными называют пару транзисторов, сходных по абсолютным значениям параметров, но с полупроводниковыми структурами. В биполярной схемотехнике комплементарными являются транзисторы типа n-p-n и p-n-p, в полевой – р- и n-канальные (р – первая буква слова positive, n – negative).

Упрощенная схема двухвходового элемента И-НЕ (один канал из микросхемы К561ЛА7) представлена на рис. П.2.1, а, а на рис. П.2.1, б эта же схема приведена в виде эквивалента с подключенными управляющими переключателями S1 и S2, где транзисторы VT1 – VT4 заменены однополюсными тумблерами. Если последовательно перебрать все комбинации напряжения высоких и низких уровней (лог. 1 и 0), поступающих на входы А и В от S1 и S2, и рассмотреть уровни на выходе Q, получим таблицу состояния инвертора И-НЕ. Если от S1 и S2 на входы А и В подать напряжение лог. 1, то n-каналы транзисторов VT1 и VT2 будут замкнуты, а каналы VT3 и VT4 разомкнуты; на выходе Q окажется напряжение лог. 0. Если на вход А или В поступает хотя бы один низкий уровень, то один из каналов VT3 или VT4 оказывается замкнутым и на выходе Q появляется напряжение высокого уровня.

Рис. П.2.1. Схемы двухвходового элемента И-НЕ

38

ПРИЛОЖЕНИЕ 3

МИКРОСХЕМЫ КМОП И ИХ АНАЛОГИ

39