Курс лекций

Схема:

Тε = n(Tсм+Тсдв)

§11.3.Комбинационные множительные устройства.

§11.4.Блок деления.

1.Деление двоичных чисел сводится к вычислению частного модулей делимого и делителя и присвоение знака ”+”, если знаки одинаковые и “- “ если разные.

2.Цифры частного, как и в обычной арифметике, определяются со старшего разряда.

3.Максимальное количество тактов это количество разрядов.

Правило:

Остаток от вычитания делителя из делимого, или предыдущего остатка сдвигается на один разряд влево. Если остаток положительный ,то из его удвоенной величины вычитается делитель, а в частное записывается единица . Если остаток отрицательный , то к его удвоенной величине прибавляется делитель, а в частное записывается ноль.

§12.Выполнение операций с плавающей запятой.

Числа с плавающей запятой расширяют диапазон представления чисел. Действия над числами осуществляются в следующем порядке:

1. Операция сложения (вычитания)

А) Выравнивание порядков путем увеличения порядка меньшего числа. Б) выполнение операций с фиксированной запятой.

В)Нормализация результата (если требуется) 2.Операция умножения и деления А) Действия получения порядка результатов

Б) выполнение умножения (деления) мантисс. В)Нормализация результата .

§13.Память ЦВМ.

Параметры: 1.Быстродействие:

Время обращения к запоминающему устройству при записи и чтении.

Tобр зап = Tпоиска+Tзаписи+(Tстирания) Tобр чтен = Tпоиска+Tчтения+(Tрегистрации)

2.По принципу функционирования ЗУ бывают:

-Оперативные

-Внешние

§13.1.Обобщенная схема блока памяти.

Для того чтобы попасть в запоминающую область, нам нужен дешифратор.

БМУ - блок местного управления; RKВыборка кристалла;

Z – флаг (время обращения).

Общее обозначение памяти:

§13.2.Организация полупроводниковой записи.

Организация строится:

-на логических схемах

-на МОП – транзисторах

-на ТТЛ - элементах

Существует два способа организации памяти:

1.АЗУ с линейной выработкой

2.АЗУ с координатной выработкой

Особенности первого способа:

-выбрав адрес, считываем все слово.

-обязательно будет существовать обратная связь для динамической памяти.

Всхему АЗУ с линейной выборкой входит:

-регистр адреса

-дешифратор адреса

-собственно запоминающее устройство

-регистр данных

Особенности второго способа:

-есть линия столбцов и линия строк.

-читается только один тип

1.Штатный способ.

внутри запоминающих устройств используется регистр или D - триггер

Данная схема относится к принципу организации линейной памяти.

Эти элементы являются быстродействующими.

2.Элемент памяти по ТТЛ технологии.

Есть три напряжения, они связаны следующим неравенством: u1<u2<u3

Также имеются три режима:

-режим хранения

Для режима хранения нужно обеспечить на шине

адреса (ША) напряжение u1 , а на разрядной шине чтениязаписи напряжение u2

-режим чтения

на ША подаем напряжение u3 ,а на разрядную шину чтения Шчт напряжение u2

-режим записи

Нужно сделать так чтобы ток шел в нужном направлении:

На ША подаем напряжение u3 ,а на шину записи Шзап подается u3 , если “1” и u1 , если “0”.

Чтобы работать с этой схемой нужно на шину адреса что-нибудь подать

1.режим хранения: ША = 0

Разрядная Ш0\1 = E

2.режим записи: ША = Е

Ш1 = Е

Ш0 = 0 3.режим чтения:

ША = Ш0 = Ш1 = Е

§14.2 Динамические запоминающие устройства.

В основе подобного типа элементов используется высокое емкостное сопротивление.

Трехтранзисторная схема:

Двухтранзисторная схема:

Однотранзисторная схема:

§15 Введение устройства.

Состав:

-дешифратор ДС

-ПЗУ

-Счётчик

-Регистр микрокоманд

-Схема определения очередного адреса

-Блок задержки (не всегда)

Структура и назначение микрокоманды.

Построение микрокомандного управления.