
- •Архитектура вычислительных систем. Вычислительные машины, системы и сети
- •1. Основные понятия вычислительной техники и принципы организации вычислительных систем
- •1.1. Основные понятия и определения
- •1.2. Принципы организации вычислительных машин и систем
- •1.3. Основные характеристики вычислительных машин и систем
- •1.4. Многоуровневая организация вычислительных процессов
- •Вопросы для самопроверки
- •2. Простейшие типовые элементы вычислительных машин
- •2.1. Комбинационные схемы
- •1. Конъюнкция (логическое умножение) .
- •2. Дизъюнкция (логическое сложение) .
- •3. Отрицание (инверсия) .
- •4. Конъюнкция и инверсия (Штрих Шеффера) .
- •5. Дизъюнкция и инверсия (Стрелка Пирса) .
- •6. Эквивалентность .
- •7. Отрицание эквивалентности .
- •2.2. Автоматы с памятью
- •2.3. Триггеры
- •2.4. Проблемы и перспективы развития элементной базы вычислительных машин
- •Вопросы для самопроверки
- •3. Функциональные узлы комбинационного и последовательного типов
- •3.1. Функциональные узлы последовательного типа
- •3.1.1. Регистры
- •3.1.2. Счётчики
- •3.1. Функциональные узлы комбинационного типа
- •3.2.1 Шифраторы и дешифраторы
- •3.2.2 Компараторы
- •3.2.3 Сумматоры
- •Вопросы для самопроверки
- •4. Функциональная организация процессора
- •4.1. Основные характеристики и классификация процессоров
- •4.2. Физическая и функциональная структура процессора
- •4.2.1 Операционное устройство процессора
- •4.2.2 Шинный интерфейс процессора
- •4.3. Архитектурные принципы организации risc-процессоров
- •4.4. Производительность процессоров и архитектурные способы её повышения
- •Вопросы для самопроверки
- •5. Организация работы процессора
- •5.1 Классификация и структура команд процессора
- •5.2. Способы адресации данных и команд
- •5.2.1 Способы адресации данных
- •5.2.2 Способы адресации команд
- •5.3. Поток управления и механизм прерываний
- •Вопросы для самопроверки
- •6 Современное состояние и тенденции развития процессоров
- •6.1. Архитектурные особенности процессоров Pentium
- •6.2. Программная модель процессоров Pentium
- •6.2.1. Прикладная программная модель процессоров Pentium
- •6.2.2. Системная программная модель процессоров Pentium
- •6.2.3. Система команд и режимы адресации процессоров
- •6.3. Аппаратная организация защиты в процессорах Pentium
- •6.4. Аппаратные средства поддержки многозадачности
- •6.5. Перспективы развития процессоров
- •Вопросы для самопроверки
- •7. Память. Организация памяти
- •7.1. Иерархическая организация памяти
- •7.2. Классификация запоминающих устройств
- •7.3. Структура основной памяти
- •7.4. Память с последовательным доступом
- •7.5. Ассоциативная память
- •7.6. Организация флэш-памяти
- •7.7. Архитектурные способы повышения скорости обмена между процессором и памятью
- •Вопросы для самопроверки
- •8. Управление памятью. Виртуальная память
- •8.1. Динамическое распределение памяти
- •8.2. Сегментная организация памяти
- •8.3. Страничная организация памяти
- •8.4. Сегментно-страничная организация памяти
- •Вопросы для самопроверки
- •9. Организация ввода-вывода информации. Системная шина
- •9.1. Организация шин. Системная шина
- •9.1.1. Структура системной шины
- •9.1.2. Протокол шины
- •9.1.3. Иерархия шин
- •9.2 Организация взаимодействия между периферийными устройствами и процессором и памятью вычислительных машин
- •9.3. Внешние интерфейсы вычислительных машин
- •9.3.1. Параллельный порт lpt и интерфейс Centronics
- •9.3.1. Последовательный порт com и интерфейс rs-232c
- •9.3.3. Универсальная последовательная шина usb
- •9.3.4. Беспроводные интерфейсы
- •Вопросы для самопроверки
- •Модуль 2. Вычислительные системы
- •10. Вычислительные системы параллельной обработки. Многопроцессорные и многоядерные системы
- •10.1. Параллельная обработка информации
- •10.2. Классификация систем параллельной обработки данных
- •10.2.1 Классификация Флинна
- •10.2.2. Классификация Головкина
- •10.2.3. Классификация многопроцессорных систем по
- •10.3. Вычислительные системы на кристалле. Многоядерные системы
- •10.4. Тенденции развития вс
- •Вопросы для самопроверки
- •11. Организация микроконтроллеров и микроконтроллерных систем
- •11.1. Общие сведения о системах управления
- •11.2. Организация микроконтроллеров и микроконтроллерных систем
- •11.3. Области применения и тенденции развития мк
- •Вопросы для самопроверки
- •Модуль 3. Телекоммуникационные сети
- •12. Организация компьютерных сетей
- •12.1. Обобщённая структура компьютерных сетей
- •12.2. Классификация компьютерных сетей
- •Вопросы для самопроверки
- •13. Стандартизация компьютерных сетей. Эталонная модель взаимодействия открытых систем
- •13.1. Понятие «открытой системы». Взаимодействие открытых систем
- •13.2. Эталонная модель взаимодействия открытых систем
- •13.3. Структура блоков информации
- •7. Прикладной6. Представительный5. Сеансовый4. Транспортный3. Сетевой2. Канальный1. Физический
- •Вопросы для самопроверки
- •Литература
- •Архитектура вычислительных систем. Вычислительные машины, системы и сети
9.1. Организация шин. Системная шина
9.1.1. Структура системной шины
Шина – это группа проводников, соединяющая различные устройства [8].
Физически линии шины реализуются в виде отдельных проводников, как полоски проводящего материала на печатной плате либо как алюминиевые или медные проводящие дорожки на кристалле микросхемы.
Системная шина – это шина, которая служит для физического и логического объединения всех устройств ВМ. Совокупность линий шины можно подразделить на три функциональные группы: шину данных, шину адреса и шину управления [3] (рис. 49).
В общем, функционирование системной шины можно описать следующим образом:
1. Если одно из устройств хочет передать данные другому, оно должно получить в своё распоряжение шину и передать по ней данные.
2. Если какое-то устройство хочет получить данные от другого устройства, оно должно получить доступ к шине и с помощью соответствующих линий управления и адреса передать другому устройству запрос. Далее оно должно ожидать, пока устройство, получившее запрос, пошлёт данные.
Рис. 49. Структура системной шины
Операции на шине называются транзакциями. Основными видами транзакций являются транзакция чтения (ввода) и транзакция записи (вывода). Шинная транзакция включает в себя две части: посылку адреса и приём (или посылку) данных.
Когда два устройства обмениваются информацией по шине, одно из них должно инициировать обмен и управлять им. Такие устройства называются ведущими. Устройства, не обладающие возможностями инициирования транзакции, называются ведомыми. Ведущее устройство может захватить управление шиной в интересах другого устройства. Например, процессор может выступать в роли и ведущего и ведомого устройства, а память – всегда только в роли ведомого устройства.
Для передачи адреса используется часть сигнальных линий системной шины – шины адреса. На шину адреса могут выдаваться адреса ячеек памяти, номера регистров процессора, адреса портов ввода-вывода и т.п. Такое многообразие адресов предполагает наличие дополнительной уточняющей информации об адресе, которая чаще всего передаётся по специальным управляющим линиям шины. В операциях с памятью адрес является физическим, а в операциях ввода-вывода адресом является номер порта.
В некоторых шинах предусмотрены адреса специального вида, обеспечивающие одновременный выбор группы (или всех) ведомых устройств. Такие транзакции называются широковещательными. Информация, возвращаемая ведущему устройству, представляет собой результат побитового логического сложения данных, поступивших от всех адресуемых ведомых устройств.
Ширина шины адреса – число сигнальных линий системной шины, выделенных для передачи адреса. Это одна из базовых характеристик шины, поскольку от неё зависит потенциальная ёмкость адресуемой памяти и число обслуживаемых портов ввода-вывода.
Шиной данных называется совокупность линий системной шины, служащих для пересылки данных между устройствами ВМ. Важнейшими характеристиками шины данных являются ширина и пропускная способность.
Ширина шины данных – это количество битов информации, которое может быть передано по шине за одну транзакцию (цикл шины). Цикл шины не следует путать с периодом тактовых импульсов – одна транзакция по шине может занимать несколько тактовых периодов. В настоящее время ширина шины данных составляет обычно 32, 64 или 128 бит. Ширину шины данных выбирают кратной целому числу байтов, которое, как правило, представляет собой целую степень числа 2.
Элемент данных, который задействует всю ширину шины данных, принято называть словом, хотя в архитектуре ВМ понятие «слово» трактуется иначе. То есть, слово может иметь разрядность, не совпадающую с шириной шины данных.
Ширина шины данных существенно влияет на производительность ВМ. Например, если шина данных имеет ширину вдвое меньшую длины команды процессора, то последний вынужден осуществлять доступ к памяти дважды.
Пропускная способность шины данных – это количество единиц информации (байтов), передаваемых по шине за единицу времени (секунду). Пропускная способность измеряется в бит/с. Она определяется физическим построением шины и природой подключаемых к ней устройств. Чем больше ширина данных, тем выше её пропускная способность. Общее время передачи данных в современных ВМ составляет примерно 7,5 нс.
Некоторые шины содержат дополнительные линии для обнаружения ошибок, возникающих в процессе передачи.
Если адрес и данные передаются по независимым (выделенным) линиям, то ширина шины адреса и шины данных выбирается независимо. Если адрес и данные передаются по одним и тем же линиям, то передача осуществляется в разных тактах шины. Этот приём называется временным мультиплексированием.
Применение раздельных шин адреса и данных позволяет повысить эффективность использования шины, особенно в транзакции записи, поскольку адрес ячейки памяти и записываемые данные могут передаваться одновременно.
Шина управления – это совокупность линий, по которым передаётся управляющая информация и информация о состоянии участвующих в транзакции устройств. Все линии шины управления можно условно подразделить на несколько групп.
Первую группу (2 – 8 линий) образуют линии, по которым передаются сигналы управления транзакциями (тип транзакции, тип адреса, тип применяемого протокола, число байтов, передаваемых по шине данных).
Ко второй группе (1 – 4 линии) относятся линии передачи информации состояния (статуса). Ведомое устройство может информировать ведущее устройство о своём состоянии или передавать код возникшей ошибки.
Третью группу (3 – 11 линий) образуют линии арбитража. В реальных системах на роль ведущего могут одновременно претендовать сразу несколько из подключённых к шине устройств. Однако управлять шиной в каждый момент времени может только одно из них. Процедура допуска к управлению шиной одного из претендентов называется арбитражем шины. Решение обычно принимается на основе приоритетов претендентов.
В четвёртую группу (1 – 2 линии) входят линии прерывания. По ним передаются запросы на обслуживание, посылаемые от ведомых устройств к ведущему.
Пятую группу (1 – 4 линии) составляют линии, используемые для организации последовательных локальных сетей. Последовательная передача данных протекает значительно медленнее, и сети выгоднее строить, не загружая быстрые линии основных шин адреса и данных. Кроме того, линии этой группы могут использоваться в качестве дополнительного (хотя и медленного) тракта для замены шины адреса и шины данных в случае их отказа.
К шестой группе (4 – 5 линий) относятся линии позиционного кода, которые подсоединяются к специальным выводам разъёма. Такой код может быть использован для индивидуальной инициализации материнской или дочерней платы при включении или перезагрузке системы.
В седьмую группу (2 – 6 линий) входят линии тактирования и синхронизации.
Кроме того, необходимо отметить линии для подвода питающего напряжения и линии заземления.