
- •Архитектура вычислительных систем. Вычислительные машины, системы и сети
- •1. Основные понятия вычислительной техники и принципы организации вычислительных систем
- •1.1. Основные понятия и определения
- •1.2. Принципы организации вычислительных машин и систем
- •1.3. Основные характеристики вычислительных машин и систем
- •1.4. Многоуровневая организация вычислительных процессов
- •Вопросы для самопроверки
- •2. Простейшие типовые элементы вычислительных машин
- •2.1. Комбинационные схемы
- •1. Конъюнкция (логическое умножение) .
- •2. Дизъюнкция (логическое сложение) .
- •3. Отрицание (инверсия) .
- •4. Конъюнкция и инверсия (Штрих Шеффера) .
- •5. Дизъюнкция и инверсия (Стрелка Пирса) .
- •6. Эквивалентность .
- •7. Отрицание эквивалентности .
- •2.2. Автоматы с памятью
- •2.3. Триггеры
- •2.4. Проблемы и перспективы развития элементной базы вычислительных машин
- •Вопросы для самопроверки
- •3. Функциональные узлы комбинационного и последовательного типов
- •3.1. Функциональные узлы последовательного типа
- •3.1.1. Регистры
- •3.1.2. Счётчики
- •3.1. Функциональные узлы комбинационного типа
- •3.2.1 Шифраторы и дешифраторы
- •3.2.2 Компараторы
- •3.2.3 Сумматоры
- •Вопросы для самопроверки
- •4. Функциональная организация процессора
- •4.1. Основные характеристики и классификация процессоров
- •4.2. Физическая и функциональная структура процессора
- •4.2.1 Операционное устройство процессора
- •4.2.2 Шинный интерфейс процессора
- •4.3. Архитектурные принципы организации risc-процессоров
- •4.4. Производительность процессоров и архитектурные способы её повышения
- •Вопросы для самопроверки
- •5. Организация работы процессора
- •5.1 Классификация и структура команд процессора
- •5.2. Способы адресации данных и команд
- •5.2.1 Способы адресации данных
- •5.2.2 Способы адресации команд
- •5.3. Поток управления и механизм прерываний
- •Вопросы для самопроверки
- •6 Современное состояние и тенденции развития процессоров
- •6.1. Архитектурные особенности процессоров Pentium
- •6.2. Программная модель процессоров Pentium
- •6.2.1. Прикладная программная модель процессоров Pentium
- •6.2.2. Системная программная модель процессоров Pentium
- •6.2.3. Система команд и режимы адресации процессоров
- •6.3. Аппаратная организация защиты в процессорах Pentium
- •6.4. Аппаратные средства поддержки многозадачности
- •6.5. Перспективы развития процессоров
- •Вопросы для самопроверки
- •7. Память. Организация памяти
- •7.1. Иерархическая организация памяти
- •7.2. Классификация запоминающих устройств
- •7.3. Структура основной памяти
- •7.4. Память с последовательным доступом
- •7.5. Ассоциативная память
- •7.6. Организация флэш-памяти
- •7.7. Архитектурные способы повышения скорости обмена между процессором и памятью
- •Вопросы для самопроверки
- •8. Управление памятью. Виртуальная память
- •8.1. Динамическое распределение памяти
- •8.2. Сегментная организация памяти
- •8.3. Страничная организация памяти
- •8.4. Сегментно-страничная организация памяти
- •Вопросы для самопроверки
- •9. Организация ввода-вывода информации. Системная шина
- •9.1. Организация шин. Системная шина
- •9.1.1. Структура системной шины
- •9.1.2. Протокол шины
- •9.1.3. Иерархия шин
- •9.2 Организация взаимодействия между периферийными устройствами и процессором и памятью вычислительных машин
- •9.3. Внешние интерфейсы вычислительных машин
- •9.3.1. Параллельный порт lpt и интерфейс Centronics
- •9.3.1. Последовательный порт com и интерфейс rs-232c
- •9.3.3. Универсальная последовательная шина usb
- •9.3.4. Беспроводные интерфейсы
- •Вопросы для самопроверки
- •Модуль 2. Вычислительные системы
- •10. Вычислительные системы параллельной обработки. Многопроцессорные и многоядерные системы
- •10.1. Параллельная обработка информации
- •10.2. Классификация систем параллельной обработки данных
- •10.2.1 Классификация Флинна
- •10.2.2. Классификация Головкина
- •10.2.3. Классификация многопроцессорных систем по
- •10.3. Вычислительные системы на кристалле. Многоядерные системы
- •10.4. Тенденции развития вс
- •Вопросы для самопроверки
- •11. Организация микроконтроллеров и микроконтроллерных систем
- •11.1. Общие сведения о системах управления
- •11.2. Организация микроконтроллеров и микроконтроллерных систем
- •11.3. Области применения и тенденции развития мк
- •Вопросы для самопроверки
- •Модуль 3. Телекоммуникационные сети
- •12. Организация компьютерных сетей
- •12.1. Обобщённая структура компьютерных сетей
- •12.2. Классификация компьютерных сетей
- •Вопросы для самопроверки
- •13. Стандартизация компьютерных сетей. Эталонная модель взаимодействия открытых систем
- •13.1. Понятие «открытой системы». Взаимодействие открытых систем
- •13.2. Эталонная модель взаимодействия открытых систем
- •13.3. Структура блоков информации
- •7. Прикладной6. Представительный5. Сеансовый4. Транспортный3. Сетевой2. Канальный1. Физический
- •Вопросы для самопроверки
- •Литература
- •Архитектура вычислительных систем. Вычислительные машины, системы и сети
8.4. Сегментно-страничная организация памяти
В соответствии с [2, 3, 8], достоинства сегментной и страничной организации сочетает в себе сегментно-страничный способ распределения памяти, при котором память разбивается на сегменты, а сегменты, в свою очередь, разделены на страницы фиксированной длины. При этом размер сегмента выбирается не произвольно, а задаётся кратным размеру страницы. Сегмент может содержать произвольное, но обязательно целое число страниц, даже если одна из страниц заполнена частично. Для преобразования логических адресов в физические используются две таблицы соответствия. Каждый сегмент имеет отдельную таблицу страниц. В дескрипторной таблице сегментов перечисляются все сегменты с указанием начальных адресов страничных таблиц, относящихся к каждому сегменту. Каждая таблица страниц, в свою очередь, определяет положение каждой из страниц сегмента в памяти. Страницы сегмента могут располагаться не подряд – часть их может находиться в ОП, остальные – в ВЗУ. Схема вычисления физического адреса операнда при сегментно-страничной организации памяти представлена на рис. 48 [3]. Виртуальный адрес операнда состоит из 3-х составляющих: номера сегмента, номера страницы в этом сегменте и смещения внутри данной страницы. Для получения физического адреса операнда сначала по номеру сегмента в таблице сегментов определяется начальный адрес соответствующей ему страничной таблицы, затем по номеру страницы в таблице страниц определяется начальный адрес конкретной страницы в ОП и, наконец, к базовому адресу страницы в ОП добавляется смещение внутри страницы.
Рис. 48. Вычисление физического адреса при сегментно-страничной организации памяти
В заключение следует отметить, что процессор только предоставляет аппаратные средства поддержки виртуальной памяти, а их реальное использование зависит от корректного построения ОС.
В следующей главе рассмотрим принципы организации и функционирования подсистемы ввода – вывода ВМ.
Вопросы для самопроверки
1. В чём заключается динамическое распределение памяти? Дайте определение виртуальной памяти, свопингу. Что даёт использование виртуальной памяти?
2. В чём заключаются особенности модели сегментной организации памяти? Опишите схему сегментного распределения памяти. Что представляет собой дескрипторная сегментная таблица? Поясните схему вычисления физического адреса операнда при сегментной организации памяти. Какими преимуществами и недостатками обладает сегментная модель виртуальной памяти? Каким образом осуществляется вызов сегментов по требованию?
3. В чём заключаются особенности модели страничной организации памяти? Опишите схему страничного распределения памяти. Что представляет собой страничная таблица? Какими преимуществами и недостатками обладает страничная модель виртуальной памяти? Каким образом осуществляется вызов страниц по требованию?
4. В чём заключаются особенности модели сегментно-страничной организации памяти? Поясните схему вычисления физического адреса операнда при сегментно-страничной организации памяти.
9. Организация ввода-вывода информации. Системная шина
Согласно [2 – 4, 6, 7, 18], ВМ представляет собой сложную систему, включающую в себя большое количество различных устройств, в том числе, периферийных (внешних). Передача информации с периферийного устройства (ПУ) в ВМ называется операцией ввода, а передача данных из ВМ в ПУ – операцией вывода. Для информационного обмена между устройствами ВМ применяются магистрали (шины), к которым эти устройства подключаются. В современных ВМ используется иерархия шин, которые отличаются друг от друга пропускной способностью, набором сигналов и протоколом.
Далее рассмотрим принципы организации шин ВМ [2 – 4, 6, 7, 18].