ПОСЛЕДОВАТЕЛЬНЫЙ ВВОД-ВЫВОД.
синхронные последовательные порты; асинхронные последовательные порты
Синхронные последовательные порты
Асинхронные последовательные порты
•К числу простейших интерфейсов последовательной передачи принадлежит интерфейс радиальный последовательный (ИРПС) или асинхронный старт - стоповый. Интерфейс предусматривает одностороннюю последовательную передачу данных словами по 5-8 бит со скоростями 1200, 2400, 4800, 9600 и 19200 битов в секунду
Интерфейсы последовательной связи
•Передаваемое слово обрамляется рамкой состоящей из стартового бита, необязательного бита контроля четности и одного - двух стоповых битов. Полученная посылка носит название кадра.
Программируемый связной адаптер ВВ51/
•КР580ВВ51,8251 - Универсальный синхронно- асинхронный приемопередатчик (базовый вариант);
•КР580ВВ51А, 8251А - Универсальный синхронно-асинхронный приемопередатчик;
•S2657 - (улучшенный вариант);
•МС6850 - Асинхронный последовательный интерфейс;
•К18О1ВП1-О35 - Универсальный асинхронный приемопередатчик для МС с Q- шиной
Схема программируемого связного адаптера
передатчик,
•. Основу передатчика составляет 13-разрядный сдвиговый регистр, хранящий очередное выходное слово. Разряды 12, 11 регистра используются для формирования стоп-битов, 10—для записи контрольного бита, разряды 9—2 предназначены для хранения данных, 1 —для формирования старт -битов, последний применяется как выходной буфер для последовательного выталкивания слова на линию Т х D (Transmitter Data). Управление работой передатчика осуществляется специальной схемой, которая отслеживает прием новых данных, при необходимости добавляет к ним контрольный бит, обрамляет старт - стоповыми битами и синхронизирует вывод из сдвигающего регистра.
Приемник
•Приемник содержит два 9-разрядных сдвиговых регистра. Информация со входа R x D (Resiver Data) последовательно поступает на один из входов (0—3) первого регистра в зависимости от длины передаваемого слова и затем на один из входов (0— 3) второго регистра. Управление записью входной информации осуществляется схемой управления приемника, содержащей логику формирования синхроимпульсов приема, счетчик числа принятых битов, схему контроля четности, триггер ошибки четности РЕ (Parity Error), триггер ошибки кадра FE (Framming Error) и триггер ошибки переполнения ОЕ (Overrun Error).