- •• Центральный процессор
- •. Структурная схема УМК
- •Структурная схема
- •Восьмиразрядные
- ••Процессор - основной блок ЭВМ, осуществляющий обработку данных.
- ••Микропроцессор является программируемой универсальной БИС, способной выполнять функции центрального процессора ЭВМ,
- ••Универсальный процессор - процессор, имеющий архитектуру, набор структурных блоков, систем команд и конструктивно-
- •Чип микропроцессора
- •Структура МП
- •Блок регистров
- •.Средства обмена МП
- ••Микропроцессор выполняет различные команды за различное время в течение от 1 до 5
- •Особые состояния МП
- •Состояние «ожидание»
- •Состояние «захват».
- •Состояние «останов»
- •.Режим прерывания
- •Интерфейс ввода-вывода микропроцессора
- •МОДУЛЬ ЦЕНТРАЛЬНОГО ПРОЦЕССОРА
- •Буферный регистр
- ••Основой схемы является 8-разрядный регистр- защелка со статическим синхро-входом STB (Strobe). Запись данных
- •Шинный формирователь
- ••Трехстабильные буферные схемы выбираются только при низком уровне напряжения на линии ОЕ. При
- •Циклы чтения,записи
- •Процессор с мультиплексируемой шиной
.Средства обмена МП
•Начальная установка. При одновременном включении питания —5; +5 и 12 В (или последовательном в указанном порядке) и
поступлении на микропроцессор серий тактовых импульсов F1 и F2 все регистры и флаги микропроцессора устанавливаются в произвольные состояния. При поступлении на вход RESET сигнала высокого уровня длительностью не менее 3 тактов счетчик команд PC, триггер разрешения прерывания (выход INTE), а также триггер подтверждения захвата (выход HLDA) сбрасываются, и
•микропроцессор начинает выборку из памяти команды, расположенной по нулевому адресу.
•Микропроцессор выполняет различные команды за различное время в течение от 1 до 5 машинных циклов (Ml—М5)
Первый цикл обычно состоит из 4—5 машинных тактов,
•последующие — из 3
Особые состояния МП
•1.Пуск
•2.Ожидание
•3.Захват
•4.Останов
•5.Прерывания
Состояние «ожидание»
•предназначено для согласования работы микропроцессора с медленнодействующими памятью или внешними устройствами, которые не успевают выставить данные па входы микропроцессора DO— D7 во время действия сигнала DBIN и циклах чтения или принять их
•переход в состояние при сигнале на входе READY=0
•во время состоянии ожидания микропроцессор на выходе WAIT выставляет сигнал высокого уровня, а на остальных выходах сигналы не изменяются
Состояние «захват».
•По сигналу высокого уровня, поступающего от внешних устройств или пульта оператора на вход HOLD, микропроцессор переходит, в состояние «захват».
•Состояние «захват» предназначено для того, чтобы внешнее устройство могло считывать или записывать информацию непосредственно в память системы, минуя микропроцессор,
Состояние «останов»
•похоже на состояние «ожидание», только оно происходит в результате выполнения команды HLT,
•выйти из состояния «останов» можно, только осуществив начальную установку путем отключения и включения питания или подачей сигнала RESET с пульта управления
.Режим прерывания
•. Режим прерывания может наступить при подаче на вход INT сигнала высокого уровня
•запрос па прерывание может быть обслужен, если триггер прерывания микропроцессора (выход INTE) установлен в «1». Обычно этот триггер по сигналу RESET сбрасывается в «О» и запрещает прерывание. Разрешить прерывание можно программным путем по команде
Интерфейс ввода-вывода микропроцессора
•Первый метод предполагает обращение к внешним устройствам как к ячейкам памяти Таким образом, адресное пространство, отводимое для этих устройств, полностью входит в 64 К адресов памяти.
•При втором методе организации обращения к внешним устройствам осуществляется раздельное управление памятью и внешними устройствами. Обмен с внешними устройствами выполняется с помощью команд IN и OUT.
