5. Структура процессорного элемента
В большинстве матричных SIMD-систем в качестве процессорных эле-ментов применяются простые RISC-процессоры с локальной памятью ограни-ченной емкости. Например, каждый ПЭ системы MasPar MP-1 состоит из четы-рехразрядного процессора с памятью емкостью 64 Кбайт. В системе MPP ис-пользуются одноразрядные процессоры с памятью 1 Кбит каждый, а в СМ-2 процессорный элемент представляет собой одноразрядный процессор с 64 Кбит локальной памяти. Благодаря простоте ПЭ массив может быть реализован в ви- де одной сверхбольшой интегральной микросхемы (СБИС). Это позволяет сок-ратить число связей между микросхемами и габариты ВС. Одна СБИС в системе СМ-2 содержит 16 процессоров (без блоков памяти), а в системе MasPar MP-1 СБИС состоит из 32 процессоров (также без блоков памяти).
Неотъемлемыми компонентами ПЭ (рис. 8.4) в большинстве вычисли-тельных систем являются:
арифметико-логическое устройство (АЛУ);
регистры данных;
сетевой интерфейс (СИ), который может включать в свой состав регист- ры пересылки данных;
номер процессора;
регистр флага разрешения маскирования (F);
локальная память.
Рис. 8.4. Модель процессорного элемента
Процессорные элементы, управляемые командами, поступающими по ши-роковещательной шине из КМП, могут выбирать данные из своей локальной памяти и регистров, обрабатывать их в АЛУ и сохранять результаты в регист- рах и локальной памяти. ПЭ могут также обрабатывать те данные, которые поступают по шине широковещательной рассылки из КМП. Кроме того, каж- дый процессорный элемент вправе получать данные из других ПЭ и отправ- лять их в другие ПЭ по сети соединений, используя для этого свой сетевой интерфейс. В некоторых матричных системах (например в MasPar MP-1) эле- мент данных из ПЭ-источника можно непосредственно передавать в ПЭ-прием-ник, в то время как в других (например в МРР) данные предварительно должны быть помещены в специальный регистр пересылки данных, входящий в состав сетевого интерфейса. Пересылка данных между ПЭ и устройствами ввода/выво- да осуществляется через шину ввода/вывода ВС. В ряде систем (MasPar MP-1) ПЭ подключены к шине ввода/вывода посредством сети соединений и канала ввода/вывода системы. Результаты вычислений любой ПЭ выдает в КМП через шину результата.
Каждому из N ПЭ в массиве процессоров присваивается уникальный но-мер, называемый также адресом ПЭ, который представляет собой целое число от 0 до N – 1. Чтобы указать, должен ли данный ПЭ участвовать в общей опе- рации, в его составе имеется регистр флага разрешения F. Состояние этого ре-гистра определяют сигналы управления из КМП, либо результаты операций в самом ПЭ, либо и те и другие совместно.
Еще одной существенной характеристикой матричной системы является способ синхронизации работы ПЭ. Так как все ПЭ получают и выполняют команды одновременно, их работа жестко синхронизируется. Это особенно важ-но в операциях пересылки информации между ПЭ. В системах, где обмен про-изводится с четырьмя соседними ПЭ, передача информации осуществляется в режиме «регистр-регистр».