2. Синтез цифрового автомата.

Синтез цифрового автомата выполняется в следующем порядке.

1. Выполняется кодирование входных сигналов. Для кодированя трёх входных сигналов необходимо два разряда: х₁ и х₀ (табл. 3).

Таблица 3

Входной сигнал	Код
	x1	x0
X1	0	0
X2	0	1
X3	1	0

2. Выполняется кодирование выходных сигналов. Для кодированя четырёх выходных сигналов также необходимо два разряда: y₁ и y₀ (табл. 4).

Таблица 4

Выходной сигнал	Код
	y1	y0
Y1	0	0
Y2	0	1
Y3	1	0
Y4	1	1

3. Выполняется кодирование состояний цифрового автомата: розряды q₁ и q₀.

Таблица 5

Состояние автомата	Код
	q1	q0
Z0	0	0
Z1	0	1
Z2	1	0
Z3	1	1

4. Формируется таблица истинности RS-триггера (табл. 6).

Таблица 6

rR	rS	q	q’
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0

В таблице приняты следующие обозначения:

r_R – сигнал, который поступает на вход R триггера (функция возбуждения)

r_S - сигнал, который поступает на вход S триггера (функция возбуждения)

q – состояние, в котором находится триггер

q’ - состояние, в которое устанавливается триггер/

5. Составляется закодированная таблица входов, состояний и выходов цифрового автомата (табл. 7). Для четырёх состояний необходимо иметь два триггера. У каждого триггера два входа. Поэтому в таблице размещены четыре функции возбуджения r_S1, r_R1, r_S0, r_R0.

Таблица 7

Код входных сигналов		Код текущего состояния		Код состояния перехода		Функции возбуждения тригеров				Код выходных сигналов
x1	x0	q1	q0	q1’	q0’	rS1	rR1	rS0	rR0	y1	y0
0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	1	0	1	0	0	1	1	0
0	0	1	0	0	1	0	1	1	0	0	1
0	0	1	1	1	1	0	0	0	0	1	1
0	1	0	0	1	0	1	0	0	0	1	1
0	1	0	1	0	1	0	0	0	0	0	1
0	1	1	0	1	1	0	0	1	0	1	0
0	1	1	1	0	0	0	1	0	1	0	0
1	0	0	0	0	1	0	0	1	0	0	1
1	0	0	1	1	1	1	0	0	0	0	0
1	0	1	0	0	0	0	1	0	0	1	1
1	0	1	1	1	0	0	0	0	1	1	0
1	1	0	0	-	-	-	-	-	-	-	-
1	1	0	1	-	-	-	-	-	-	-	-
1	1	1	0	-	-	-	-	-	-	-	-
1	1	1	1	-	-	-	-	-	-	-	-

6. По составленной таблице истинности цифрового автомата составляются диаграммы Вейча и осуществляется минимизация логических функций управления входами триггеров (функций возбуждения).

Диаграмма Вейча для входа r_S1.

Таблица 8

x1x0	q1q0
	00	01	11	10
00	0	1	0	0
01	1	0	0	0
11	0	0	0	0
10	0	1	0	0

Записывается выражение сокращённой логической функции и приводится к заданному базису (И-НЕ). Для перехода к заданному базису используется следующее свойство :

Диаграмма Вейча для входа r_R1.

Таблица 9

x1x0	q1q0
	00	01	11	10
00	0	0	0	1
01	0	0	1	0
11	0	0	0	0
10	0	0	0	1

Диаграмма Вейча для входа r_S0.

Таблица 10

x1x0	q1q0
	00	01	11	10
00	0	0	0	1
01	0	0	0	1
11	0	0	0	0
10	1	0	0	0

Диаграмма Вейча для входа r_R0.

Таблица 11

x1x0	q1q0
	00	01	11	10
00	0	1	0	0
01	0	0	1	0
11	0	0	0	0
10	0	0	1	0

7. По составленной таблице истинности цифрового автомата составляются диаграммы Веча и осуществляется минимизация логических функций выходов .

Диаграмма Вейча для выхода y₁.

Таблица 12

x1x0	q1q0
	00	01	11	10
00	0	1	1	0
01	1	0	0	1
11	0	0	0	0
10	0	0	1	1

Записывается выражение сокращённой логической функции, которое приводится к заданному базису (И-НЕ)

.

Диаграмма Вейча для выхода y₀.

Таблица 13

x1x0	q1q0
	00	01	11	10
00	0	0	1	1
01	1	1	0	0
11	0	0	0	0
10	1	0	0	1

8. Составляется принципиальная схема цифрового автомата в базисе И-НЕ с использованием RS-триггеров в качестве элементов памяти (рис. 1).

Рисунок 1 - Принципиальная схема цифрового автомата

В составе автомата две комбинационные схемы. Первая (на входе) формирует сигналы переключения триггеров и(функции возбуждения), а вторая (на выходе) формирует код выходных сигналов цифрового автомата.и.