Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Микропроцессорные системы управления электроприводами и технологическими комплексами. Учебное пособие
.pdf
Рис. 2.3. Функциональная схема энергонезависимой
памяти
Микросхема (рис. 2.3) имеет следующие особенности.
Потребление тока:
– в режиме чтения (макс.) – 100 мкА;
– в режиме записи (макс.) – 100 мкА.
Организация памяти: восемь блоков по 8 Кбит (64 Кбит).
Двухпроводный последовательный интерфейс, совместимый
2
C.
с I
Тактовая частота: 100 КГц (1,8 В) и 400 КГц (5 В).
Возможность каскадного построения размером до восьми микро-
схем.
Самосинхронизирующийся цикл записи/автостирания.
Среднее время цикла записи при страничной записи – 2 мс.
Период хранения данных более 200 лет.
Аппаратные средства защиты данных от перезаписи.
Возможность использования как последовательную память типа
ROM.
Защита от статического напряжения более 4000 В.
1 000 000 гарантированных циклов записи/стирания.
51
Типы корпусов: 8L DIP, SOIC, TSSOP и 5L SOT-23.
Постранично записываемый буфер, размером до 32 байт.
Температурные диапазоны:
– коммерческий: 0 ... +70 °С;
– промышленный: –40 ... +85 °С;
– автомобильный: –40 ... +125 °С.
Рассматриваемая микросхема поддерживает двунаправленный
двухпроводный протокол обмена информацией. Устройство, которое
посылает данные на шину, является передатчиком, а устройство, принимающее данные, – приёмником. Шина должна управляться ведущем
устройством, которое формирует частотную последовательность
(SCL), управляет доступом и генерирует сигналы начала и окончания,
пока
микросхема 24АА64 работает как ведомое устройство. Оба
устройства – и ведущее и ведомое – могут работать в режиме передатчика и приёмника, но действующий режим определяет ведущее
устройство.
Данный протокол работает следующим образом:
– передача может быть инициализирована только тогда, когда ши-
на не занята;
– во время передачи данных SDA вывод
данных должен оставаться
неизменным, когда напряжение на выводе синхронизации SCL высокого уровня. Изменения напряжения на линии данных, пока напряжение
на линии синхронизации высокого уровня, интерпретируется как условие начала или окончания. Сказанное поясняет рис. 2.4. Когда шина не
занята приемопередачей, напряжение на выводе данных и синхронизации находятся на высоком уровне;
Условие
начала
передачи
Рис. 2.4. Передача данных по последовательной шине
Поле адреса
или кода
ошибки
Поле данных
52
Условие
окончания
передачи
– начало передачи данных определяется перепадом напряжения на
выводе SDA с высокого уровня до низкого. Команда старт предшествует всем командам;
– окончание передачи данных определяется перепадом напряжения
с низкого уровня на высокий на выводе SDA, пока напряжение на SCL
высокого уровня;
– информация на линии данных считается достоверной, когда после условия
старта линия данных стабильна на время периода высокого напряжения сигнала синхронизации. Данные на линии должны меняться в течение периода низкого напряжения сигнала синхронизации;
– каждая передача данных инициализируется условием начала и
заканчивается условием окончания. Количество байт данных определяется мастером и теоретически неограниченно, однако на практике
максимальное значение достигает
32 байта, которые будут сохранены
при операции записи. Когда происходит перезапись, данные будут перемещаться по принципу FIFO (First in First out) «первый пришёл –
первым ушёл»;
– каждый приёмник при получении адреса должен выдавать подтверждение после получения каждого байта сообщения. Мастер должен генерировать дополнительный импульс, который ассоциируется с
битом подтверждения. При этом микросхема 24ХХ64
не генерирует
никакого бита подтверждения, пока выполняется внутренний программный цикл.
Устройство, которое формирует подтверждение, должно сгенерировать сигнал напряжения низкого уровня на линии данных SDA в течение периода подтверждения таким способом, что линия SDA имеет
стабильный низкий уровень. При этом время установки и удерживания
должно быть согласовано. Во время
чтения мастер должен сигнализировать конец передачи данных подчинённому устройству без генерации бита подтверждения в последнем байте, который передан подчинённому устройству. В этом случае подчинённое устройство (24ХХ64)
оставит линию данных на высоком уровне напряжения, чтобы инициализировать ведущее устройство формировать условия окончания передачи.
Адресация устройств. Первый байт
, полученный после команды
начала обмена от ведущего устройства сети, является управляющим
(рис. 2.5). Байт управления содержит четырёхбитный код. Для данной
микросхемы 24ХХ64 – это 1010 и для операции чтения и для операции
записи. Следующие три бита определяют выбор микросхемы (А2, А1,
53
А0). Биты выбора микросхемы позволяют использовать до восьми
R
R
микросхем памяти на одной и той же шине. Биты выбора микросхемы
должны соответствовать выводам микросхемы А2, А1 и А0 соответственно. Эти три бита являются наиболее значащими в адресном слове.
Рис. 2.5. Формат байта управления
Последний бит байта управления определяет операцию чтение/за-
пись
(/ )
W . 1 – определяет чтение, 0 – определяет запись. Следую-
щие два полученных байта определяют адрес первого байта данных
(рис. 2.6). Однако используются только
А12..А0, три старших бита не
играют роли. Старшие биты адреса передаются первыми.
Рис. 2.6. Схема адресации
После получения условия начала обмена информацией микросхема
24ХХ64 следит за линией SDA, проверяя тип идентификатора инициатора обмана. Получив код «1010» и необходимый адрес микросхемы,
ведомое устройство формирует подтверждающий сигнал на линии
SDA. В зависимости от бита
микросхема 24ХХ64 будет выпол-
/,
W
нять операцию чтение либо операцию запись.
Смежная адресация при работе с несколькими устройствами. Биты «Выбор микросхемы» А2, А1 и А0 могут быть использованы для
54
того, чтобы расширять смежное адресное пространство до 512 Кбит
R
добавлением до восьми устройств 24ХХ64 на одной шине. В этом случае программное обеспечение может использовать А0 управляющего
байта как адресный бит А13, А1 – как адресный бит А14 и А2 – как адресный бит А15.
Запись байта. Условие начала передачи, сформированное ведущим
устройством, код управления (четыре бита), выбор микросхемы (три
/,
бита) и бит чтение/запись (
W который определяется уровнем
напряжения, 1 – чтение, 0 – запись) подаются на шину обмена информации. Приёмник, у которого старший адресный байт совпадает с адресным байтом сообщения, формирует бит подтверждения на девятом
такте. Следовательно, следующий байт, передаваемый ведущим
устройством, является старшим байтом адресного слова и будет записан в адресный регистр микросхемы памяти 24
ХХ64. Следующий байт
наименее значимый. После получения следующего подтверждающего
сигнала от 24ХХ64 ведущее устройство будет передавать слово данных
для записи в адресуемое пространство. После получения очередного
сигнала подтверждения от 24ХХ64 ведущее устройство формирует
сигнал окончания обмена информацией. Далее микросхема 24ХХ64
выполняет внутренний рабочий цикл, не формируя подтверждающего
сигнала (рис. 2.7). При попытке
выполнить запись массива при единичном сигнале WP микросхема будет формировать команды подтверждения, но циклы записи осуществляться не будут, данные не будут записаны, и устройство немедленно примет новую команду. После
команды записи байта внутренний счётчик адреса будет указывать на
адрес размещения следующего байта до тех пор, пока он
не будет за-
писан.
Рис. 2.7. Запись байта
55
Страничная запись. Записываемый управляющий байт, адресное
слово и первый байт данных передаются в микросхему 24ХХ64 таким
же способом, как и в записываемый байт. Но вместо формирования
команды окончания ведущее устройство передаёт свыше 31 добавочных байта, которые записываются временно в страничный буфер и будут записаны в память, как только управляющее
устройство сформирует сигнал окончания обмена информацией. До получения каждого
слова биты пятиуровневого указателя увеличиваются на одно значение. Если управляющее устройство передаёт более 32 байтов, не формируя сигнала окончания обмена, счётчик адреса будет перезапущен и
ранее полученные данные будут перезаписаны. Как и с операцией записи данных, срезу же после
получения сигнала окончания произойдет
выполнение внутреннего рабочего цикла (рис. 2.8).
Рис. 2.8. Схема передачи при страничной записи
Если делается попытка записать массив при удерживании высокого
сигнала на выводе WP, микросхема будет формировать подтверждение, но цикла записи осуществляться не будет, микросхема будет сразу
доступной для новой команды.
Замечание: операции записи страницы ограничены записью байтов
в пределах одной физической страницы независимо от числа байтов,
фактически которые были записанными.
Границы физической страницы начинаются с адреса, который получается умножением размера буфера страницы (или размер страницы) и конца адреса, что является
целочисленным умножением на размер страницы минус единица. Если
делается попытка команды записи страницы записать через физическую границу, результат будет следующим: данные заворачиваются
вокруг начала текущей страницы (перезапись предыдущих
данных)
вместо записи следующей страницы. Поэтому для разрабатываемой
программы необходимо предотвращать операции записи страницы,
которые приводят к выходу за границы страниц.
56
Защита записи. Вывод WP позволяет пользователю включить защиту от перезаписи всего массива (0000-1FFF), когда вывод подключен к питанию. При подключении к нулю питания или вообще в
неподключенном состоянии защита перезаписи осуществляться не будет. Вывод WP выбирается в бите окончания при каждой записи команды (см. рис. 2.4). Переключение вывода
WP после сигнала оконча-
ния не будет эффективным при выполнении записи цикла.
Опрос подтверждения. Так как микросхема не будет формировать
подтверждение в течение цикла записи, это может использоваться
для определения окончания цикла (эта особенность может быть использована для того, чтобы увеличить пропускную способность шины). Как только условие окончания
для команды записи поступит от
ведущего устройства, микросхема инициализирует внутренний цикл
записи. Запрос подтверждения может быть инициализирован немедленно. Это заставляет ведущего устройства формировать условие
начала, следующего за управляющим байтом, для записи команды
(/ 0)RW . Если устройство всё ещё занято циклом записи, тогда не
будет никакого ответа на запрос. Если нет ответа на запрос, тогда бит
начала и байт управления должны быть повторены. Если цикл окончен, тогда микросхема возвращает ответ на запрос, и ведущее
устройство может тогда выполнять следующую команду чтения или
записи (рис. 2.9).
Операция чтения. Операция чтения инициализируется таким же
способом, как и операция записи, за исключением того, что бит слова
управления
/RW установлен в единицу. Имеется три основных типа
операции чтения: чтение текущего адреса, чтение с произвольным доступом и чтение с последовательным доступом.
Чтение адреса. Микросхема 24ХХ64 имеет счётчик адреса, который
содержит адрес последнего записанного слова, увеличенный на единицу. Поэтому, если предыдущее обращение чтения было к адресу n (n –
любой
действительный адрес), то при следующей операции чтения бу-
дет доступен адрес n + 1.
После получения байта управления с битом
/1RW микросхема
24ХХ64 выдаёт подтверждение и передаёт восьмой бит слова данных.
Управляющее устройство не будет запрашивать передачу, а сформирует условие окончания, и микросхема 24Хх64 окончит передачу
(рис. 2.10).
57
Нет
у
/0RW
Запрос об
окончании
чен?
пол
Да
Рис. 2.9. Блок схема цикла записи
Рис. 2.10. Схема окончания передачи
58
Чтение с произвольным доступом работает, предоставляя ведущему устройству доступ к размещению памяти произвольным образом.
Чтобы выбрать этот тип чтения, должно быть установлено первое адресное слово. Это выполняется установкой адресного слова микросхемы 24ХХ64 как часть операции чтения (R/Ŵ = 0). Затем отправляется
слово адреса, ведущее устройство формирует условие начала с
последующим запросом подтверждения. Это определяет операцию записи,
но не ранее, чем внутренний указатель адреса установится. Тогда
управляющее устройство запрашивает снова байт управления, но с
установленным битом R/Ŵ = 1. Затем микросхема 24ХХ64 будет выполнять запрос на подтверждение и передавать 8 бит слова данных.
Управляющее устройство не будет делать запрос на
подтверждение, но
выполнит условие окончания, которое заставит микросхему закончить
обмен информацией (рис. 2.11).
Рис. 2.11. Чтение с произвольным доступом
После команды чтения с произвольным доступом внутренний
счётчик адреса будет указывать на адрес размещения следующего слова, которое должно быть прочитано.
Чтение с последовательным доступом. Чтение с последовательным доступом инициализируется таким же образом, как чтение с произвольным доступом, за исключением того, что после передачи микросхемой 24ХХ64 первого
байта ведущее устройство предполагает запрос
подтверждения как противоположный условию окончания, используемому при чтении с произвольным доступом.
Этот запрос подтверждения заставляет микросхему 24ХХ64 пере-
давать следующее последовательно адресуемое восьмибитное слово
(рис. 2.12).
59
Рис. 2.12. Чтение с последовательным доступом
Следовательно, последний байт, переданный ведущему устройству,
не будет формировать запрос на подтверждение, а сформирует условие
окончания обмена. Для того чтобы обеспечить чтение с последовательным доступом, микросхема 24ХХ64 должна иметь указатель адреса, который увеличивается на единицу при выполнении каждой операции чтения. Этот указатель адреса позволяет осуществить доступ ко
памяти одной операцией. При достижении адреса $1FFF указа-
всей
тель автоматически обнулится в $0000, если мастер выполнит запрос
на подтверждение байта, полученного с адреса $1FFF.
2.3. Аналого-цифровой преобразователь
Аналого-цифровые преобразователи (АЦП) предназначены для
преобразования аналоговой формы сигнала в цифровую и характеризуется разрешением, разрядностью, точностью и быстродействием.
Разрешение АЦП – минимальное изменение величины аналогового
сигнала, которое может быть преобразовано данным АЦП, связано с
его разрядностью. В случае единичного измерения без учёта шумов
разрешение напрямую определяется разрядностью АЦП.
Разрядность АЦП
которые преобразователь может выдать на выходе. Слово данных АЦП
измеряется в битах. Например, двоичный восьмиразрядный АЦП способен выдать 256 дискретных значений (0…255), поскольку 2
Разрешение по напряжению равно разности напряжений, соответствующих максимальному и минимальному выходному коду, делённой на
количество выходных дискретных значений.
На практике разрешение АЦП ограничено отношением сигнал/шум
входного сигнала. При большой интенсивности шумов на входе АЦП
различение соседних уровней входного сигнала становится невозмож-
характеризует количество дискретных значений,
8
= 256.
60
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]