Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Электроника и схемотехника. Методические указания к лабораторным работам.pdf
На выходе перемножителя имеются сигналы с суммарной и разностной
частотами. Полосовой фильтр Ф
выделяет разностную частоту между опорной
1
частотой и частотой сигнала
где К
()
1
– произведение коэффициентов передачи перемножителя и фильтра.
П1
=
0[2(0
1
)
]
,
Разностную частоту между опорным сигналом и помехой фильтр должен
подавлять не менее, чем в 30 раз.
После перемножения этого сигнала с входным в перемножителе П
фильтрации суммарной частоты получаем на выходе полосового фильтра Ф
()
=
12
Помеха также подавляется фильтром Ф
0
.
2
2
(20
)
. (1)
и
2
2
Таким образом, фазовый сдиг входного сигнала исключается и напря-
жение пропорционально квадрату входного напряжения, что является оптимальным по отношению к помехам при сложении параллельных сигналов
(рисунок 2).
Рис. 2. Суммирование сфазированных и взвешенных сигналов
5 Задание на работу в лаборатории
5.1 Варианты задания даны в таблице А1.
Разработать устройство взвешивания и фазирования (УВФ) для одного
сигнала (рисунок 1). Параметры фильтров рассчитываются по формулам лабо-
раторной работы №8. (Можно выбрать самостоятельно схему фильтра.) Амплитуда опорного сигнала U
=10 В. Проверить его работоспособность. Должно вы-
0
полняться условие формулы (1). Если оно не выполняется, доработать схему.
5.2 Произвести оптимальное сложение трех сигналов с различными ам-
плитудами и фазами. Собрать устройство (рисунок 2). Определить уровень сигнала на его выходе.
5.3 Для определения выигрыша в отношении сигнал/помеха не сфазиро-
ванных и сфазированных сигналов выполнить следующие действия.
5.3.1 Определить амплитуду суммарного сигнала
UΣ=U1+U2+U3 до того,
как произведено фазирование сигнала (рисунок 3).
71
5.3.2 Определить отношение сигнал/помеха h при условии, что в каждом
канале действует синфазная помеха напряжением U
h= |U
Рис. 3. Суммирование исходных сигналов
=1 В
Пi
|//UП=|UΣ|/3. (2)
Σ
Рассчитать амплитуду помехи каждого канала на выходе устройства по
формуле
Фаза помехи в каждом канале будет (
– φi).
= 0
. (3)
5.3.3 Определить суммарное напряжение помехи (рисунок 3), заменив ис-
точники сигнала источниками расфазированной помехи, и рассчитать отноше-
ние сигнал/помеха по формуле (2).
5.3.4 Сравнить отношения сигнал/помеха до и после оптимального сло-
жения сигналов.
Приложение А
Табл. А1. Варианты задания
fс,
Вариант U1, B φ1, U2, B φ2 U3, B φ3
кГц
f0,
кГц
S1(t) S2(t) S3(t)
1 110 250 7 0 5 45 3 75
2 125 225 6 10 4 50 2 60
3 130 250 5 20 4 180 2 45
4 140 250 4 30 3 60 2 75
5 100 230 3 40 4 60 4 50
6 105 255 2 50 5 40 3 90
72
7 160 265 1 60 6 40 3 120
8 135 250 7 70 6 50 4 70
9 115 240 6 80 5 40 6 120
10 120 265 5 90 4 110 2 30
11 145 300 4 100 3 0 5 280
12 150 310 3 110 5 0 6 270
13 155 320 2 120 7 80 6 90
14 160 330 1 130 8 70 2 0
15 105 280 7 140 4 60 4 0
16 110 290 6 150 5 20 3 30
17 115 300 5 160 6 40 3 0
18 110 300 4 170 5 110 6 10
19 105 300 3 180 6 0 5 90
20 100 300 2 190 7 10 6 0
73
Лабораторная работа 13.
Исследование счетчиков
1 Цель работы
Исследование счетчиков в качестве делителей частоты с различным ко-
эффициентом деления.
одготовка к работе
2 П
2.1 Изучить следующие вопросы курса:
– принцип работы двоичных счетчиков;
– принцип работы делителя частоты с различным коэффициентом деления;
– принцип работы реверсивных счетчиков.
2.2 Ответить на следующие контрольные вопросы:
– привести структурную схему суммирующего счетчика и пояснить его
работу;
– привести структурную схему вычитающего счетчика и пояснить его
работу;
– составить структурную схему счетчика с произвольным коэффициен-
том деления;
– привести структурную схему реверсивного счетчика и пояснить его
работу.
3
Литература
3.1 Игнатов А.Н. и др. Классическая электроника и наноэлектроника. –
М.: Флинта: Наука, 2009. – С. 280-289.
3.2 Проектирование импульсных и цифровых устройств радиотехничес-
ких систем. Под редакцией Казаринова Ю.М.– М.: Высш. школа, 1985. – С. 56-
65, 69-77.
3.3 Алексенко А.Г., Шагурин И.И. Микросхемотехника. – М.: Радио и
связь, 1990. – С. 219-228
3.4 Конспект лекций.
4 Сх
емы исследования
Структурная схема исследуемого четырехразрядного двоичного счетчика
7493 (Российский вариант 155ИЕ5) представлена на рисунке 1. Он имеет две
части: делитель на 2 (вход тактов СКА, выход QA) и делитель на 8 (вход тактов
СКВ, выходы QB, QC, QD). Счетчик срабатывает при переходе тактового импульса с высокого уровня на низкий. Входы RO1 и RO2 используются для
асинхронного сброса счетчика в состояние 0 при подаче на них одновременно
высоких уровней.
Если микросхема применяется как счетчик-делитель на 16, необходимо
соединить выводы 1 и 12.
Принципиальная схема исследования четырехразрядного двоичного
счетчика представлена на рисунке 2. Схема состоит из генератора тактовых им-
пульсов G, четырехразрядного двоичного счетчика типа 155ИЕ5 (DD1) и логи-
ческого анализатора, при помощи которого можно наблюдать осциллограммы в
контрольных точках. Источник питания +5 В и соединения с ним на схеме не
показаны.
Рис. 1. Структурная схема двоичного делителя
Рис. 2. Принципиальная схема двоичного делителя
Делители частоты с различным коэффициентом деления (например, 9)
получаются из выше приведенной схемы путем включения логических обрат-
ных связей через схемы DD2 и DD3 (рисунок 3). Микросхема DD2 состоит из 6
инверторов, а DD3 включает в себя два четырехвходовых элемента И.
75
Р
U D
ENP
ENT
LOAD
RCO
ис. 3. Принципиальная схема делителя на 9
Принципиальная схема исследования реверсивного счетчика типа
155ИЕ17 приведена на рисунке 4. Схема также состоит из генератора тактовых
импульсов G, четырехразрядного реверсивного счетчика (DD1) и логического
анализатора.
Тактовый вход реверсивного счетчика CLK работает по положительному
перепаду импульса. Для переключения направления счета используется вход
(счет возрастает, если на вход подается напряжение высокого уровня и
уменьшается при подаче на вход напряжения низкого уровня). Входы
– разрешение счета. Низкий уровень напряжения
изводить параллельную загрузку исходных данных в счетчик по входам A, B, C
и D синхронно по положительному перепаду тактового импульса. Выходы раз-
рядов счетчика QA, QB, QC и QD, выход
76
является выходом переноса.
позволяет про-
и
Р
ис. 4. Принципиальная схема реверсивного счетчика
Принципиальная схема исследования реверсивного счетчика с начальной
установкой счета 1 и концом счета 9 приведена на рисунке 5 (счет-вперед).
Рис. 5. Принципиальная схема счетчика с начальной установкой
77
5 Задание для работы в лаборатории
Вариант
1 2 3 4 5
6
Коэф. делен
10
11
12
13
14
15
5.1 Исследовать схему делителя частоты на 16. Для этого последовательно извлечь папки «Лабораторные работы», «Схемы исследования», «Схемотехника ЦИМС», «Счетчики», файл «счетч 2». Несоединенные между собой эле-
менты схемы, кроме источника питания и общего провода (генератор тактов,
счетчик, логический анализатор и источник питания), выведены на экран дис-
плея. Для соединения элементов схемы необходимо мышью подвести стрелку к
выводу ИМС, при этом возникнет черная точка, нажать левую клавишу мыши,
далее подвести провод к выводу другой ИМС или логического анализатора, при
этом также должна появиться черная точка и отпустить клавишу. Если вывод
ИМС соединяется с уже готовым соединением, то вывод ИМС, выделенный
точкой, нажатием левой клавиши подводится к соединительному проводу, по-
является окружность, отпускаем левую клавишу.
Можно перемещать положение соединительного провода на экране. Подводим стрелку к нужному проводу, нажимаем левую клавишу мыши, появляется двухсторонняя стрелка (горизонтальная или вертикальная), движением мы-
ши передвигаем провод в необходимое положение.
Если необходимо убрать какое-либо соединение, то подводим стрелку к
данному проводу, нажимаем и отпускаем левую клавишу, убираемый провод
выделяется жирной линией, нажимаем правую клавишу, выбираем из меню
процедуру delete, нажимаем левую клавишу, соединение должно исчезнуть.
Подвести стрелку на логический анализатор, нажать левую клавишу два
раза, при этом внизу экрана дисплея появится экран логического анализатора.
Подвести стрелку на выключатель «1» (в правом верхнем углу экрана дисплея),
нажать левую клавишу, и на экране анализатора появятся осциллограммы на-
пряжений во всех контролируемых точках. Зарисовать эти осциллограммы одна
под другой, не смещая сигналы во времени.
5.2 Исследовать делитель частоты с логическими обратными связями (ко-
эффициент деления выбрать согласно варианта из таблицы 1).
ненные между собой за исключением логических обратных связей. Выполнить
соединения согласно заданного варианта и зарисовать осциллограммы: такто-
вой частоты и на выходах счетчика.
полнить последовательность операций как в п. 5.2, только выводится файл
«Счетчик 4». На экране дисплея появится схема согласно рисунка 4 (счет на
увеличение).
общим проводом (эта схема на уменьшение счета). Зарисовать все осцилло-
граммы.
Табл. 1. Варианты коэффициента деления
Извлечь файл «Счетчик 3». На экране монитора появятся ИМС, соеди-
5.3 Исследовать делитель частоты на основе реверсивного счетчика. Вы-
5.4 Отсоединить вывод 1 счетчика от источника питания, соединить его с
78
5.5 Исследовать счетчик на увеличение счета при заданных начальной
Вариант
1 2 3 4 5
6
Сч. на
Начало сч.
2 3 4 5 6
7
увелич.
Конец сч.
10
11
12
13
14
15
Сч. на
Начало сч.
15
14
13
12
11
10
уменьш.
Конец сч.
7 6 5 4 3
2
загрузке и конце счета (данные берутся согласно варианта из таблицы 2).
Табл. 2. Варианты задания
Составить принципиальную схему. Вывести файл «Счетчик 5». Провести
соединения элементов согласно составленной принципиальной схемы. Зарисо-
вать осциллограммы.
5.6 Исследовать счетчик на уменьшение счета при заданных начальной
загрузке и конце счета (данные также берутся из таблицы 2). Составить прин-
ципиальную схему. Вывести файл «Счетчик 6». Провести соединения элемен-
тов согласно составленной принципиальной схемы. Зарисовать осциллограммы.
6 Указание к составлению отчета
6.1 В соответствии с заданным вариантом привести все исследуемые
принципиальные схемы.
6.2 Привести все осциллограммы, полученные в результате исследования.
79
Лабораторная работа 14.
Исследование сдвигающего регистра
1 Цель работы
Исследовать применение сдвигающего регистра в качестве делителя час-
тоты по modm и в качестве генератора псевдослучайной последовательности.
2 Подготовка к работе
2.1 Изучить следующие вопросы курса:
– принцип работы параллельного, сдвигающего, универсального и ревер-
сивного регистров;
– принцип работы делителя частоты по modm на сдвигающем регистре;
– принцип генерирования псевдослучайной последовательности;
– принцип работы делителя частоты по modm на основе генератора псев-
дослучайной последовательности.
2.2 Ответить на следующие контрольные вопросы:
– каким образом строятся параллельные и последовательные регистры?
– каким образом выполнить делитель частоты на основе регистра сдвига?
– каким образом выполняются генераторы ПСП?
3 Литература
3.1 Игнатов А.Н. и др. Классическая электроника и наноэлектроника. –
М.: Флинта: Наука, 2009. – С. 290-296.
3.2 Проектирование импульсных и цифровых устройств радиотехниче-
ских систем. Под редакцией Казаринова Ю.М. – М.: Высш. школа, 1985. – С.
53-56, 65-69.
3.3 Алексенко А.Г., Шагурин И.И. Микросхемотехника: – М.: Радио и
связь, 1990. – С. 215-218.
4 Схемы исследования
Принципиальная схема исследования кольцевого делителя частоты на 5
представлена на рисунке 1. Схема делителя состоит из генератора тактовых
импульсов G, четырехразрядного сдвигающего регистра на D-триггерах (DD1),
логической схемы 2×4И-НЕ (DD2). Логический анализатор позволяет наблюдать осциллограммы в контрольных точках.
Делители частоты на 6, 7 и 8 получаются из выше приведенной схемы пу-
тем изменения логических обратных связей.
Источник питания +5 В и соединения с ним на схеме не показаны.
Принципиальная схема исследования генератора псевдослучайной последовательности (ПСП) приведена на рисунке 2. Схема также состоит из генера-
тора тактовых импульсов G, четырехразрядного регистра сдвига на D-триггерах
(DD1), логической схемы 2×4И-НЕ (DD2) для выведения регистра из нулевого
состояния, схемы ИСКЛЮЧАЮЩЕЕ ИЛИ (DD3) и логического анализатора.
Делители частоты на 8-14 получаются путем добавления логических обратных связей при помощи схемы 4И-НЕ (нижняя половина схемы DD2).