Цифровая схемотехника. Часть 1. Практикум на персональном компьютере

3.3.Исследование схемы в качестве порогового устройства

Вэтом случае эксперимент проводится аналогично п. 3.2, изменяется только уровень выходного сигнала источника постоянного порогового напряжения V2, его следует принять равным +,- 0,1…0.9 В. Просмотрите и зарисуйте изменение формы сигнала с выхода компаратора при двух разных значениях порогового напряжения, оцените ошибку преобразования.

3.4.Режим сравнения двух переменных сигналов

3.4.1. Установить форму и параметры источников сигналов V1 и V2 в соответствии с таблицей индивидуальных заданий. В качестве V1 использовать функциональный источник напряжения NFV по команде

Component – Analog Primitives – Function Sources – NFV. Источник V2 voltage source находится аналогично. Просмотреть и зарисовать временные диаграммы сигналов на входе и выходе компаратора. Пример временных диаграмм приведён на рис. 5.

Рис. 5

3.4.2. Установить в качестве входных источников V1 и V2 также voltage source, при этом форму сигнала для V1 сформировать из заданного варианта в колонке V2, но со сдвигом фазы колебания на 90 градусов. Начальная фаза синусоидального сигнала записывается в последней цифре формулы V2 (в исходном варианте фазаV2 равна нулю). В режиме Transient (временной анализ) получить временные диаграммы сигналов для следующих случаев:

-построить график зависимости разности входных сигналов V(V1) – V(V2)

ивыходного напряжения V(out) от времени на одном графике;

-построить график зависимости выходного напряжения компаратора V(out) от разности входных сигналов V(V1) – V(V2).

По снятым временным диаграммам оценить погрешности преобразования компаратора по первому и второму графикам и сравнить их.

21

4. Варианты индивидуальных заданий

22

5. Содержание отчёта

Отчёт должен содержать:

-титульный лист,

-цель работы,

-структурную схему устройства,

-номер и параметры варианта,

-графики полученных результатов с выводами по проделанной работе.

6.Контрольные вопросы

1.Каково назначение компаратора?

2.На каких элементах может строиться компаратор?

3.Что такое погрешность компаратора?

4.Как определяется экспериментально погрешность компаратора?

5.Как устанавливаются параметры временного анализа при известных сигналах?

6.Зависит ли форма выходного сигнала компаратора от параметров входных сигналов?

7.Что такое нуль-орган?

8.Что такое пороговый режим компаратора, где он может применяться?

23

Лабораторная работа 3

Исследование сумматоров на базе простейших логических элементов

1.Цель работы

1.1.Исследование способов построения двоичных сумматоров по таблице истинности на базе простейших логических элементов в программе схемотехнического моделирования Micro-Cap.

1.2.Экспериментальное исследование построенных сумматоров.

2.Задание для предварительной подготовки к работе

Составить две таблицы истинности и командные последовательности входных цифровых сигналов для генераторов Stim2 (выходы А и В) и Stim1

(выход PI) в соответствии с вариантом индивидуального задания

(см. пункт 5). Построение командных последовательностей см. в

лабораторной работе 1.

3. Задание на экспериментальную часть

Составить схему сумматора по модулю 2 или полусумматора, как указано в Вашем индивидуальном задании (пункт 5), а также схему полного одноразрядного сумматора на базе простейших логических элементов.

Получить временные характеристики сигналов на входе и выходе исследуемых схем.

4.Методические указания по выполнению работы

4.1.Загрузить программу схемотехнического моделирования MC-9 или более поздние версии двойным щелчком по ее пиктограмме; при этом на экране появится рабочее окно главного меню.

4.2.Выбрать генератор цифровых чисел по команде COMPONENT -> DIGITAL PRIMITIVES -> STIMULUS GENERATORS -> STIM1..2.

24

4.3. Кликнуть курсором по изображению выбранного типа генератора:

появится окно задания параметров выбранного генератора. Задать атрибут

COMMAND, введя в окне редактора после директивы .define командные

последовательности в соответствии с индивидуальным заданием

(см. пункт 5). Просмотреть форму сигналов на входах STIM, нажав на кнопку Plot (График).

4.4. Выбрать простейшие логические элементы для построения схемы сумматора в соответствии с индивидуальным заданием по команде

COMPONENT -> DIGITAL PRIMITIVES -> STANDART GATES. В

таблице 4 представлено описание имеющихся в базе логических элементов.

4.5. Составить схемы сумматоров с двумя и с тремя входами в соответствии с индивидуальным заданием.

4.6.Пронумеровать узлы схем с помощью пиктограммы .

4.7.Провести анализ переходного процесса для составленных схем. Для этого последовательно выполнить следующие операции:

по команде АНАЛИЗ (ANALYSIS) -> АНАЛИЗ ПЕРЕХОДНЫХ ПРОЦЕССОВ (TRANSIENT ANALYSIS) вывести на экран окно задания параметров анализа;

в строке время расчета (TIME RANGE) указать время анализа 1u;

в столбце Р указывается номер страницы выводимого на экран

графика, при наличии нескольких выходов желательно все

графики наблюдать одновременно;

по оси Х указывается время Т, а по оси У – цифровой сигнал d(n) в

соответствующих узлах схемы, n – номер узла, масштаб по осям Х и У лучше принять AutoAlways;

запустить анализ переходного процесса (RUN).

4.8.Зарисовать получившиеся графики.

4.9.Сделать выводы по проделанной работе.

25

5.Краткие сведения из теории

5.1.Типы исследуемых сумматоров

Основной элементарной операцией, выполняемой над кодами чисел в цифровых устройствах, является арифметическое сложение.

Сумматор – логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел,

выравнивание порядков слагаемых и др. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.

По числу входов и выходов одноразрядные двоичные сумматоры подразделяются на следующие виды:

сумматоры по модулю 2, характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма;

полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом —

перенос в следующий (более старший разряд);

полные одноразрядные двоичные сумматоры характеризуются наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и

двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд).

Таким образом, очевидно, что одноразрядные двоичные сумматоры бывают с двумя входами (сумматор по модулю 2 и полусумматор) и

сумматоры с тремя входами (полные одноразрядные двоичные сумматоры).

26

5.2. Построение двоичного сумматора по таблице истинности на основе простейших логических элементов

27

Одноразрядные сумматоры практически никогда не использовались, так как почти сразу же были выпущены микросхемы многоразрядных сумматоров.

5.3. Простейшие логические элементы

В программе схемотехнического моделирования Micro-Cap существует база с простейшими логическими элементами (таблица 4), из которых будут строиться исследуемые устройства.

5.4. Цифровые генераторы

Для задания цифровой последовательности в программе MC

существует база с цифровыми генераторами, которые рассматривались ранее в лабораторной работе №1. В данной работе рассматриваются STIM1..2

генераторы.

29

Для начала рассмотрим цифровой генератор с одним выходом – STIM1.

Этот генератор в данной работе пригодится для составления последовательности значения входа PI из таблицы истинности исследуемого сумматора. Например, дадим имя команды _1, тогда для последовательности

PI:01010110 командная последовательность, задающая форму цифрового

30