Введение в электронику. Учебное пособие

Б. С. Сергеев, М. А. Оськина. Введение в электронику

ется базовый ток Iб мэт многоэмиттерного транзистора VTмэ, величина которого определяется резистором Rб. Открытое состояние VTмэ шунтирует вход инвертирующего транзистора VTинв, чем обусловливается отсутствие базового тока iб инв, вызывая закрытое состояние транзистора VTинв. Высокий уровень напряжения на коллекторе VTинв через составной транзистор VT(1), формирующий единичный уровень выходного напряжения, передается на выход инвертора. На его выходе Y будет присутствовать единичный уровень напряжения uвых =U вых1 . Таким образом, при подаче на вход X1 инвертора сигнала логического нуля на выходе Y будем иметь сигнал логической единицы, чем реализуется функция логического инвертора. Подача на вход X1 сигнала единичного уровняuвх =U вх1 вызывает запирание перехода база-эмиттер транзистора VTмэ, но ток его базы, в отличие от предыдущего случая, начинает протекать через переход база-эмиттер транзистора VTинв, вызывая его открывание. Это обусловит появление его тока коллектора Iк инв, который примерно равен току базыIб(0) транзистора VT(0), формирующего нулевой уровень выходного напряжения. При этом транзисторVT(1) будет заперт, а VT(0) — открыт и насыщен. Следовательно, на выходе Y инвертора появится нулевой уровень напряженияuвых =U вых0 . Его величина зависит от степени насыщенияNнас, определяемой выражением (1.30), транзистора VT(0), что, в свою очередь, определяется значением его коэффициента передачи по току H21э и вели-

чиной тока базы Iб(0).

Реальные вычислительные устройства содержат большое количество базовых логических элементов, соединяющихся между собой соответствующими входами и выходами. В этом случае встает задача определения максимального количества входов инверторов, которые можно подключить на выход какого-либо предыдущего инвертора, обеспечив при этом работоспособность устройства. Рассмотрим критерий, определяющий это количество. Он называется коэффициентом разветвления логического элемента по выходу Nразв. Рассмотрим процессы, определяющие его возможные пределы изменения. Упрощенная схема соединения нескольких инверторов в схеме вычислительного устройства приведена на рисунке 3.11.

Здесь к выходу исходного инвертора DDисх подключены k инверторов DD1…DDk. Для рассматриваемого случая тип инвертора может быть любым: И или ИЛИ. Каждый из k инверторов имеет свои входные втекающие I вх1 .вт и вытекающие I вх0 .выт токи, которые показаны на принципиальной схеме инвертора (рисунок 3.10, а).

111

3. Интегральные микросхемы

Iвх1 вт k

Рисунок 3.11 — Схема соединения инверторов в вычислительном устройстве

Токи от всех k инверторов суммируются, что приводит к тому, что они втекают и вытекают в инвертор DDисх:

выражение (3.5) справедливо для нулевого состояния выхода

(uвых =U вых0 ) инвертора DDисх,второе—дляединичного (uвых =U вых1 ). Как видно из схемы инвертора (рисунок 3.10, а), при нулевом со-

стоянии выхода инвертора DDисх через транзистор VT(0) протекает суммарный ток, определяемый выражением (3.5). Причем чем больше количество k подключенных к выходу DDисх, тем больше величина этого тока, и при заданных значениях Iб(0) и H21э(0) транзистор VT(0) может выйти из режима насыщения. Тогда напряжениеU вых0 увеличится, выйдя за пределы нормированного значения. Это обусловит неработоспособность устройства.

Аналогичные выводы можно сделать и для единичного состояния инвертора DDисх, когда напряжение логического нуля U вых1 может уменьшиться с увеличением числаk, потенциально снижаясь до недопустимых норм. В соответствии с этим необходимо рассматривать иные токи, показанные на рисунке 3.11.

112

Б. С. Сергеев, М. А. Оськина. Введение в электронику

Выпускаемые электронной промышленностью базовые логические элементы имеют нормированные значения Nразв от 2 до 16.

Рассмотрим влияние инерционности полупроводниковых приборов, входящих в состав логических ИМС, на возможности повышения тактовой частоты работы вычислительных устройств.

Принципиальная схема логического инвертора (см. рисунок 3.10, а) имеет двухтактный выходной каскад, что показано на упрощенной схеме (рисунок 3.12, а). По временным диаграммам рисунка 3.12, б определим специфику работы подобного каскада при учете инерционных свойств транзисторов VT(1) и VT(0).

Рисунок 3.12 — Работа двухтактного каскада логического инвертора

При переключении инвертора из одного логического состояния выхода в другое в коллекторной цепи последовательно включенных выходных транзисторов VT(1) и VT(0) двухтактного каскада появляются импульсы сквозного тока Iскв. Они вызваны инерционностью транзисторов VT(1) и VT(0). Например, при переключении выхода инвертора DD из нулевого состояния в единичное первым включается транзистор VT(1), а транзистор VT(0) не успевает выключиться за счет наличия у него времени рассасывания tрас.

То есть на интервале времени tскв0,1 оба транзистора оказываются открытыми и через них протекает импульс сквозного тока, амплитуда которого равна I скв0,1 . Аналогичные процессы происходят при переключении выхода инвертора из единичного состояния в нулевое. Ограничение амплитуды импульсов сквозного тока, которые могут

113

3. Интегральные микросхемы

вызвать отказ или снижение надежности работы ИМС, выполняется ограничивающим резистором Rогр сравнительно небольшого сопротивления (десятки Ом), которое обязательно входит в состав всех логических ИМС, имеющих двухтактный выходной каскад.

Наличие импульсов сквозного тока вызывает появление импуль-

сов мгновенной мощности Римп0,1 и Римп1,0 . Средняя мощность РИМС, рассеиваемая и потребляемая ИМС, находится интегрированием

функции рИМС = g(t). Очевидно, что при равных величинах интервалов времени tскв0,1 и tскв1,0 , то есть при неизменных временных параметрах ИМС, увеличение тактовой частоты fт работы ИМС приведет к увеличению средней мощностиРИМС, потребляемой микросхемой. Этим объясняется наличие охлаждающих вентиляторов, устанавливаемых на некоторых функционально сложных узлах преобразования информации в современных компьютерах (процессоры, видеокарты и др.).

Типичная зависимость мощности, потребляемой логическими биполярными (б/п) ИМС и КМОП при изменении тактовой частоты f работы вычислительного устройства, показана на рисунке 3.13. При этом биполярные ИМС при f = 0 (статический режим работы) потребляет среднюю мощность РИМС(0), определяемую наличием в схеме инвертора транзисторов, которые для функционирования потребляют токи базы и коллектора от источника питания Еп. Для КМОП ИМС в статическом режиме средняя мощность РИМС(0) = 0, что и показано на временных диаграммах рисунка 3.12, б.

Рисунок 3.13 — Зависимость мощности, потребляемой логическими ИМС различного вида от изменения частоты fт работы компьютера

Вентиляторы (кулеры) обеспечивают заданную максимальную температуру корпуса ИМС, которая обычно не должна превышать

Ткорп = +85 °C. Практически во всех современных компьютерах максимальная частота f преобразования информации ограничивается

этой температурой, а ее превышение снижает надежность работы ИМС с последующим необратимым отказом.

114

Б. С. Сергеев, М. А. Оськина. Введение в электронику

Несмотря на описанный недостаток двухтактного выходного каскада, он входит в состав практически всех современных инверторов. Это обусловлено некоторыми их положительными свойствами. Рассмотрим их на примере работы схем, приведенных на рисунке 3.14.

На рисунках 3.14, а, б приведены две упрощенные схемы выходных каскадов инверторов, обе из которых могут реализовать логическую функцию НЕ, а на рисунке 3.14, в показаны временные диаграммы их работы. Первая из них (рисунок 3.14,а) представляет собой рассмотренный выше двухтактный выходной каскад, из которой для упрощения анализа исключен резистор Rогр. Вторая схема (рисунок 3.14, б), называемая однотактной, более проста и сдержит меньшее количество элементов, поэтому, казалось бы, более предпочтительна для применения в логических электронных устройствах. Это ранее выпускаемая микросхема типа RTL (резистивнотранзисторная логика).

Рисунок 3.14 — Работа различных выходных каскадов на емкостную нагрузку

115

3. Интегральные микросхемы

Первое положительное свойство двухтактного выхода (схема рисунка 3.14, а) заключается в том, что если пренебречь инерционностью полупроводниковых приборов, то потребление тока iк по коллекторной цепи этого каскада отсутствует, так как при открытом состоянии транзистора VT(1) транзистор VT(0) закрыт, и наоборот. В схеме выходного каскада (рисунок 3.14, б) при открытом состоянии транзистора VT(0) от источника Еп потребляется ток iк, который с точки зрения передачи инвертором информации является бесполезным. Таким образом, двухтактный каскад потребляет существенно меньшую мощность от источника питания Еп.

Второе положительное свойство двухтактного выходного каскада инвертора заключается в его существенно большем быстродействии. Рассмотрим это на примере паразитных емкостей Спар, включенных на выходе инвертора и которые присутствуют в реальных конструкциях функциональных узлов вычислительных устройств. Этот конденсатор выражает емкость печатных дорожек, соединительных проводников устройства и т.п.

На временных диаграммах рисунка 3.14, в показаны процессы нарастания выходного напряжения инвертора при переходе из нулевого состояния в единичное. Для схемы двухтактного каскада постоянная времени, определяющая скорость увеличения напряжения uвых,

определяется как tа = RэквСпар, где Rэкв — сопротивление, в которое входит сопротивление ограничивающего резистора Rо (см. рисунок

3.14, а) и сопротивление открытого транзистора VT(1). Для схемы рисунка 3.14, б постоянная времени равна: tб = RкСпар. Сопротивление Rэ обычно мало и составляет несколько десятков Ом, а сопротивление Rк лежит в пределах единиц-десятков кОм. Поэтому при равных величинах емкости Спар получим, что tа << tб. Следовательно, в двухтактном выходном каскаде скорость нарастания выходного напряжения uвых будет больше и, в соответствии с этим, будем иметь меньшие величины времени задержки распространения сигнала: tзд1 < tзд2.

Основные параметры логических биполярных ИМС:

—напряжение питания Еп;

—потребляемая мощность Рпор;

—времена задержки распространения сигналов tзд0,1 и tзд1,0;

—коэффициент разветвления по выходу (коэффициент нагруз-

ки) Nразв;

—пороговые входные напряжения логического нуля и логиче-

ской единицыU вх0 max и U вх1 min , при которых обеспечивается функционирование элемента;

116

Б. С. Сергеев, М. А. Оськина. Введение в электронику

— выходные напряжения логического нуля и логической еди-

ницы инвертора U вых0 max и U вых1 min .

КМОП логические ИМС отличаются от биполярных тем, что их полупроводниковые структуры суть полевые, рассмотренные при описании работы МОП-транзисторов. На рисунке 3.15 приведены принципиальные схемы двух КМОП инверторов, реализующих логические функции И-НЕ и ИЛИ-НЕ. Как и в биполярных, в логических ИМС существуют функционально более сложные ИМС, которые принципиально реализуются на основе рассматриваемых логических инверторов.

В инверторах применяются МОП-транзисторы с индуцированным каналом, которые при отсутствии входных сигналов закрыты. Транзисторы VT1(1) и VT2(1), формирующие сигнал единичного уровня выходного напряжения U вых1 , имеют канал p-типа, а транзисторы VT1(0) и VT2(0), которые формируют сигнал нулевого уровня выходного напряжения U вых0 , имеют канал n-типа. Терминологически подобные полупроводниковые структуры называются комплементарными, то есть дополняющими структурами. Отсюда появилось название КМОП ИМС, где буква «К» означает дополняющую структуру. В литературе встречается также аббревиатура ДМОП, где дополняющую структуру означает буква «Д». По существу работы выходной каскад этих инверторов является двухтактным, как и у описанных выше ТТЛ логических элементов.

Рассмотрим работу схемы И-НЕ, представленную на рисунке 3.15. Если на входы Х1 и Х2 подан нулевой уровень напряжения U вх0 ,

117

3. Интегральные микросхемы

то очевидно, что транзисторы VT1(0) и VT2(0) будут заперты. Однако еслиU вх0 = 0, то это равносильно тому, что к затворам транзисторов VT1(1) и VT2(1) будет приложено полное напряжение питания Еп, вызывающее их открывание. Следовательно, на выходе Y будет сформировано напряжение U вых1 логической единицы. Когда на входы Х1 и Х2 поступит уровень напряженияU вх1 логической единицы, то это обусловит открывание транзисторов VT1(0) и VT2(0) и запирание транзисторов VT1(1) и VT2(1). На выходе Y появится напряжение U вых0 логического нуля. Для появления на выходеY сигнала логического нуля необходимо, чтобы были открыты оба транзистора —

VT1(0) и VT2(0), а это произойдет только в том случае, когда на обоих входах Х1 и Х2 будут присутствовать сигналы логической едини-

цы. Это означает, что рассмотренная схема реализует логическую функцию И-НЕ.

Для работы схем необходимо, чтобы напряжение U вх1 было всегда больше, чем пороговое напряжение Uзи пор полевых транзисторов

VT1(0) и VT2(0). Аналогично, для транзисторов VT1(1) и VT2(1) требуется выполнение условия: (Еп -U вх0 max ) >>U зи пор.

Аналогично рассмотрим процессы работы схемы ИЛИ-НЕ рисунка 3.15. Здесь нулевой уровень выходного напряженияU вых0 будет иметь место в том случае, когда открыты транзистор VT1(0) или VT2(0), или одновременно оба. А это соответствует наличию сигналов U вх1 на входе Х1 или Х2, или на обоих вместе. Подача сигналов нулевого уровняU вх0 на входы Х1 и Х2 приводит к открыванию транзисторов VT1(1) и VT2(1) и, как следствие, вызовет появление сигнала U вых1 на выходе Y. Это означает реализацию логической функции ИЛИ-НЕ.

Основное преимущество КМОП ИМС перед биполярными ИМС заключается в значительно меньшей потребляемой мощности, что обусловлено тем, что включение МОП-транзисторов осуществляется не током, а напряжением. Поэтому в КМОП-инверторах в статическом режиме работы отсутствуют втекающие и вытекающие токи входа и выхода, присутствующие, в частности, в ТТЛ инверторе, работа которого рассмотрена выше. Другое важное преимущество КМОП ИМС заключается в возможности получения большей степени интеграции подобных микросхем. Это объясняется тем, что площадь, занимаемая МОП-транзистором в полупроводниковой структуре, меньше, чем у биполярных. Кроме того, схемотехника КМОП-инвертора проще и он содержит меньшее число компонентов, что видно из сравнения схем рисунков 3.15 и 3.10, а. Эти обсто-

118

Б. С. Сергеев, М. А. Оськина. Введение в электронику

ятельства послужили причиной широкого внедрения КМОП ИМС в вычислительных устройствах. Например, в современных компьютерах эти ИМС составляют до 75–85 % от общего числа используемых микросхем.

Некоторый недостаток КМОП ИМС — их меньшее быстродействие по отношению к биполярным ИМС, что обусловлено влиянием значительных межэлектродных емкостей, которое описано при рассмотрении работы полевых транзисторов. Другая причина заключается в том, что меньшие величины токов, протекающих в схеме, дают возможность уменьшить геометрические размеры проводящих каналов транзисторов, что обусловливает их увеличенное сопротивление. А это вызывает увеличение постоянной времениt нарастания выходного напряжения, что определяет возрастание времени задержки tзд (показано на временных диаграммах рисунка 3.14, в).

Перечень параметров КМОП ИМС аналогичен в основном параметрам биполярных ИМС. Исключение составляет величина напряжения питания. Если для практически всех биполярных логических ИМС напряжение питания равно +5 В с нестабильностью ±5 %, то у КМОП ИМС диапазон рабочего питающего напряжения более широк и в зависимости от типа микросхемы лежит в пределах от 3 до 15 В. Это является определенным преимуществом КМОП ИМС и позволяет применять их в переносных и/или малогабаритных вычислительных устройствах с питанием от автономных источников электропитания, в частности, от электрохимических источников электропитания без принятия мер по стабилизации напряжения. Однако если в устройстве применяются одновременно биполярные и КМОП ИМС, то возникают практически разрешимые вопросы по согласованию уровней их входных и выходных напряжений.

ОптоэлектронныеИМСпредназначены для преобразования логических сигналов с их электрической изоляцией друг от друга (с гальванической развязкой). Примеры простейших оптоэлектронных ИМС приведены на рисунке 3.16. Они представляют собой светоизлучающий элемент VDсв и фотоприемный VDфд или VTфт, заключенные в одном корпусе ИМС.

Эти ИМС в общем случае могут передавать как аналоговые, так и логические сигналы, но нестандартного вида. Их называются также оптопарами, первая из них (рисунок 3.16,а) типа «свето- диод-фотодиод», вторая (рисунок 3.16, б) — «светодиод-фототран- зистор». Принцип их действия рассмотрен при описании работы

119

3. Интегральные микросхемы

светодиодов, фотодиодов и фототранзисторов. Однако, несмотря на простоту схем, они не могут применяться для передачи логических сигналов. Это обусловлено тем, что входные и выходные электрические параметры сигналов подобных схем не совместимы со стандартными уровнями напряжений применяемых логических ИМС.

а) б)

Рисунок 3.16 — Примеры простейших оптоэлектронных ИМС

Для передачи и преобразования стандартных логических сигналов существуют логические оптоэлектронные ИМС. Схема логического оптоэлектронного инвертора DDоэ приведена на рисунке 3.17.

Рисунок 3.17 — Схема оптоэлектронного логического инвертора

Входным сигналом DDоэ является выходной сигнал Y стандартного логического инвертора DD1. При наличии на входе DDоэ сигнала логической единицыU вх1 через светодиод VDсв начинает протекать ток iсв, величина которого ограничивается резисторомRсв, вызывая его соответствующее излучение. Фотодиод VDф, работающий в режиме обратного включения, воспринимает это излучение.

120