Архитектура ЭВМ. Учебное пособие (лабораторный практикум)

Задания к лабораторной работе

Задание 1. Является ли ваша домашняя ПЭВМ «мультипроцес- сорной» системой? Если да, то какого типа? Какие процессоры в ней использованы?

Задание 2. Почему при построении «вычислительных систем по- вышенной надёжности» применяют симметричные многопроцес- сорные архитектуры?

Задание 3. В чем отличие ЭВМ, построенной с использованием многоядерного процессора, от многопроцессорной ЭВМ?

Задание 4. В решении каких задач многоядерные процессоры и многоядерные ЭВМ эффективны, при решении каких задач много- ядерная, многопроцессорная ЭВМ – «пустая трата денег»?

Задание 5. Попытайтесь проанализировать состав задач решае- мых вами на вашей домашней ПЭВМ, попытайтесь догадаться (или определить по данным, предоставляемым пользователю операцион- ной системой), какие из этих задач легко поддаются распараллели- ванию (и распараллелены), какие – нет. Составьте соответствующие списки задач.

Задание 6. Попытайтесь проанализировать состав задач, решае- мых вами на вашей домашней ПЭВМ, попытайтесь догадаться (или определить по данным предоставляемым пользователю операцион- ной системой), какие из этих задач распараллеливаются геометри- ческим распараллеливанием.

Содержание отчета и его форма

Отчет по лабораторной работе должен включать:

1)название лабораторной работы;

2)ответы на контрольные задания;

3)формулировки индивидуального задания и порядка его вы- полнения.

Отчет о выполнении лабораторной работы в письменном виде сдается преподавателю.

Контрольные вопросы

1.Назовите условия эффективности применения многопроцес- сорного вычислителя.

2.Дайте характеристику основным видам распараллеливания.

3.Какие типы задач выделяют при применении процессов распа- раллеливания?

61

4.Какие задачи являются слабосвязанными, а какие – сильносвя- занными? Сходства и различия этим задач.

5.Приведите классификацию многопроцессорных систем.

6.Дайте характеристику симметричным и ассиметричным ЭВМ.

7.Каковы преимущества симметричных многопроцессорных ЭВМ?

8.Перечислите преимущества асимметричных многопроцессор- ных ЭВМ.

9.Сколько классов многопроцессорных ЭВМ выделяют при классификации по степеням связанности? Перечислите их.

10.Охарактеризуйте слабосвязанные многопроцессорные ЭВМ.

11.Дайте характеристику сильносвязанным многопроцессор- ным ЭВМ.

12.Что представляют собой кустовые многопроцессорные ЭВМ?

13.Канонические и неканонические многопроцессорные ЭВМ. Общая характеристика.

14.Что понимается под многоядерным процессором? Особенно- сти построения многоядерных процессоров.

Литература по данной теме

Основная: 1, 2, 3, 5, 6,

Дополнительная: 2, 4, 3, 6, 12.

10. ИЗУЧЕНИЕ МУЛЬТИПРОЦЕССОРНЫХ СИСТЕМ. ОСНОВНЫЕ СОВРЕМЕННЫЕ АРХИТЕКТУРНЫЕ РЕАЛИЗАЦИИ

Цель работы – изучение особенностей конструкций тех или иных конкретных современных технологий построения многопро- цессорных (мультипроцессорных) ЭВМ.

Формируемые компетенции

проектно-технологическая деятельность – ПК-12; производственно-технологическая деятельность – ПК-18; организационно-управленческая деятельность – ПК-19; монтажно-наладочная деятельность – ПК-29.

62

Теоретическая часть

Многопроцессорная архитектура AMP

AMP (Asymmetric MultiProcessor) – протокол организации асим-

метричных вычислительных систем средней степени связанности, использует для межпроцессорной связи шину ввода / вывода. Раз- работана в 1987 году и используется во всех современных ПЭВМ.

Допускает максимально до восьми специализированных процес- соров. На практике ПЭВМ могут иметь дополнительные ограниче- ния, снижающие максимально доступное число процессоров.

Многопроцессорная архитектура SMP

SMP (Symmetric MultiProcessor) – стандарт на построение кано-

нических сильносвязанных мультипроцессорных вычислителей, в которых взаимодействие процессоров происходит посредством об- щего поля памяти.

Широко применяется при построении относительно простых сильносвязанных систем с использованием Intel Xeon и Itanium, а

Рис. 10.2. Многопроцессорная архитектура SMP:

КП – контроллер памяти; П1…ПN – процессора, N ≤ 8;

ОЗУ – общее ОЗУ, в котором хранятся как локальные, так и общие данные.

Поддерживает до восьми процессоров. Шина памяти общая для всех процессоров, ОЗУ общее, в котором хранятся как локальные данные каждого процессора, так и общие данные.

63

Достоинства:

-невелики затраты на реализацию;

-достаточно сильная связь между процессорами через общее по- ле памяти.

Недостатки:

– из-за конкуренции между процессорами за доступ к един- ственному ОЗУ, и по единственной шине процессоры ограничены в доступе к памяти, что может приводить к значительному снижению эффективности многопроцессорной системы, что особенно заметно при большом числе процессоров или при решении задач, требую- щих интенсивного доступа к памяти.

Зависимость производительности SMP от числа процессоров:

K

4

3

2

1

1 2 3 4 5 6 7 8 n

Рис. 10.3. Зависимость производительности SMP от числа процессоров: n – количество процессоров, K – степень увеличения производительности

по сравнению с однопроцессорной системой

Видим, что рост производительности непропорционален числу процессоров. Из-за того что в последние годы рост производитель- ности процессов опережает темпы роста характеристик памяти, конфликт между процессорами в SMP-системах все более усугубля- ется. На настоящий момент практически неприменимы SMP- системы с числом процессоров больше четырех. Еще более пер- спектива развития SMP ухудшается с распространением много- ядерных процессоров. Многоядерные процессоры предъявляют по- вышенные требования к подсистеме памяти, и организовать эффек- тивное использование SMP не удается.

64

Двухшинная SMP-архитектура

Так как традиционная SMP-архитектура все более перестает удовлетворять современным требованиям из-за обострения конку- ренции за доступ процессора к памяти, в 2006 году Intel был пред- ложен универсальный вариант SMP – DSMP.

Отличия:

1)процессоры разделены на две группы, каждая из которых осуществляет доступ к ОЗУ по собственной шине;

2)каждая группа процессоров получает в распоряжение соб- ственное ОЗУ;

3)обмен данными между процессорами группы или чте- ние/запись данных ОЗУ осуществляется по специальной связи меж- групповой связи.

Рис. 10.4. Двухшинная многопроцессорная архитектура SMP

N изменяется от одного до восьми. ШП1, ШП2 – шина памяти, ШМС – высокоскоростная низколатентная шина межгрупповой связи.

Результат: позволяет эффективно реализовать двухпроцессорную си- стему и достаточно эффективно 4- и 8-процессорную системы.

65

S-Matrix многопроцессорная ЭВМ

Используется в последние годы для построения сильносвязан- ных многопроцессорных ЭВМ и кустов. В S-Matrix система под- держивает множество процессоров и ОЗУ, коммутируемых произ- вольно через так называемую коммутирующую матрицу.

Пn

Рис. 10.5. Система S-Matrix:

S-Matrix – коммутирующая матрица, к – ключи коммутирующей матрицы

Замыканием соответствующих ключей соединяются нужные шины, и процессор динамически получает доступ к одному из ОЗУ.

Распределение ОЗУ между процессорами происходит с участием операционной системы.

Достоинства: обеспечивается тесная связь между процессорами, доступ каждого процессора к собственному ОЗУ. С другой сторо- ны, перекоммутированием шин возможно обеспечить запись / чте- ние любого из ОЗУ любым из процессоров.

Недостатки: сложность реализации коммутатора S-Matrix, уве- личение латентности, S-Matrix предполагает наличие достаточно длинных шин, что затрудняет передачу данных с высокой скоро- стью и низкой латентностью.

66

Применение. Используется при построении некоторых сильно- связанных многопроцессорных ЭВМ старших классов. Более эф-

фективны при решении определённых классов сильносвязанных задач. Во многих других задачах не так эффективны, т. к. сложно организовать быстрое коммутирование, и сложность организации

высокоскоростной передачи данных через коммутатор все более ограничивает производительность ЭВМ. Поскольку от коммутато- ров требуется работа на всё более высоких частотах, требования к коммутаторам постоянно растут, а организовать достаточно эффек- тивный коммутатор становится все сложнее и сложнее.

Многопроцессорная архитектура HyperTransport (НТ)

С начала 70-х годов, момента появления первых многопроцессорных ЭВМ, известна архитектура многопроцессорного вычислителя, обычно называемая «архитектура с неравномерным доступом к памяти».

Для этой архитектуры характерно:

1)каждому из процессоров передается в распоряжение соб- ственное локальное ОЗУ процессора. В нем хранятся как локальные данные вычислительного процесса, так и общие, обрабатываемые разными процессами;

2)межпроцессорная связь организуется за счет использования так или иначе сконфигурированных межпроцессорных каналов свя- зи, по которым происходит как прямой обмен данными между про- цессорами, так и доступ процессоров к ОЗУ другого процессора.

Например, может выглядеть так:

Рис. 10.6. Архитектура HyperTransport

67

С момента появления таких архитектур их достоинством считается быстрый доступ к локальным данным при относительно медленном доступе к глобальным данным или данным других процессоров.

Эта архитектура разработана AMD в 2000 году и является одним из вариантов классической многопроцессорной архитектуры с не- равномерным доступом к памяти.

Уникальной является исключительно разработка межпроцессор- ной шины, получившей название HyperTransport и характеризую- щейся рекордно низкой латентностью при передаче данных. Низкая латентность и высокая ПСП этой шины позволили AMD сократить

время доступа к данным других процессоров и пропагандировать эту архитектуру как архитектуру «с почти равномерным доступом к памяти», т. е. считать архитектурой нового класса.

Если быть точнее, шина HyperTransport может работать в двух режимах:

а) асинхронном (шина работает подобно традиционным шинам и обеспечивает универсальный доступ к различным устройствам, причем многоточечный доступ – доступ по одной шине к множе- ству устройств. Этот режим используется для подключения к про- цессору периферийных контроллеров);

б) синхронный (осуществляет доступ к единственному соседне- му процессору в режиме сверхнизкой латентности. Используется для межпроцессорной связи).

Реализация архитектуры HyperTransport первых поколений преду- сматривала, наличие до трех шин HyperTransport, каждая из которых может работать как в синхронном, так и асинхронном режиме.

Всерверных процессорах доступны все три шины, в десктопных

–2 из 3 шин заблокированы и компьютеры лишены возможности использования многопроцессорной работы.

Другой особенностью архитектуры HyperTransport явилась глу- бокая интеграция памяти в состав процессора, что позволило избе- жать промежуточных операций по каналу ОЗУ – КП – процессор и получить сниженную примерно в полтора раза (в некоторых случа- ях и более) латентность доступа к памяти.

Представлены двух-, четырех- и восьмипроцессорная конфигу- рации.

68

НТ

Ш

ОЗУ

Рис. 10.7. Двухпроцессорная конфигурация:

П – процессоры; ПК – периферийные контроллеры; Ш – выделенные шины к ОЗУ

При необходимости можно использовать еще три шины НТ для ор- ганизации многоканального доступа к периферийным контроллерам.

Рис. 10.8. Четырехпроцессорная конфигурация (без ОЗУ)

69