выч.тех 7

МИНИСТЕРСТВО ЦИФРОВОГО РАЗВИТИЯ, СВЯЗИ И 

МАССОВЫХ КОММУНИКАЦИЙ РОССИЙСКОЙ ФЕДЕРАЦИИ

Ордена Трудового Красного Знамени

федеральное государственное бюджетное образовательное

учреждение высшего образования

«Московский технический университет связи и информатики»

Кафедра «Системное программирование»

ОТЧЕТ

по дисциплине «Вычислительная техника»

Курсовая работа

«Арифметические и логические устройства процессора»

Вариант 10

Выполнил: студент группы БФИ №2203

Мячина Л. А.

Принял: к.н. Бабердин П. В.

Москва 2022

Цель работы: изучить основные арифметические и логические устройства процессора. Научиться основам построения заданной логической схемы. Получить навыки для решения задач синтеза логических функций и схем.

Задание

1. Создать логическую схему, реализующую заданную функцию для четырехразрядных двоичных чисел со знаком в старшем разряде.

2. Построить заданную логическую схему в программе Multisim.

3. Выполнить для логической схемы режим ввода данных с помощью переключателей и отображение результатов с помощью индикаторов.

4. Проверить работу логической схемы на примере тестовых данных.

Введение

Полный вычитатель - это электронное устройство или логическая схема, которая выполняет вычитание двух двоичных цифр. Это комбинационная логическая схема, используемая в цифровой электронике. В технологии интегральных схем доступно множество комбинационных схем, а именно сумматоры, кодеры, декодеры и мультиплексоры.

Ход работы:

Устройства вычитания двоичных кодов чисел

1. Полный вычитатель является одной из наиболее используемых и важных комбинационных логических схем. Схема вычитания включает в себя два входа, таких как A и B, тогда как выходы являются разностными и заимствованными. Логическая схема, реализующая заданную функцию для четырехразрядных двоичных чисел со знаком в старшем разряде, рисунок 1.

Рисунок 1 – Логическая схема устройства вычитания

2. Эта схема может быть построена с использованием сумматоров вместе с инверторами, которые расположены среди каждого ввода данных и инвертированной единицы.

Выполнение схемы в Multisim, рисунок 2.

Рисунок 2 – Скриншот схемы

3. Проверка работы схемы на примере тестовых данных рисунки 3-7.

1) 0001-0001=0

Рисунок 3 – Первый запуск вычитателя

2) 1001-1000=1

Рисунок 4 – Второй запуск вычитателя

3) 1111-1100=11(2)=3(10)

Рисунок 5 – Третий запуск вычитателя

4) 1111-1000=111(2)=7(10)

Рисунок 6 – Четвертый запуск вычитателя

5)1101-1001=100(2)=4(10)

Рисунок 7 – Пятый запуск вычитателя

Вывод: в ходе данной курсовой работы было изучено арифметическое устройство процессора – устройство вычитания. Полный вычитатель очень похож на полный сумматор, но он содержит два инвертора, которых нет в полном сумматоре. При настройке на вычитание схема сумматора/вычитателя добавляет один инвертор к одному входу модуля полного сумматора. Также были изучены основы построения заданной логической схемы. Получены навыки для решения задач синтеза логических функций и схем.