цифровые устройства / лекции / 07_ЦУ_Комбинац. устройства_2026
.pdf
Сумматоры и вычитатели
Сумматоры – комбинационные устройства, выполняющие функцию арифметического сложения двух переменных.
Классификация сумматоров
По числу входов и выходов различают:
Полусумматоры
Одноразрядные сумматоры
Многоразрядные сумматоры
Полусумматор - устройство, предназначенное для сложения двух одноразрядных переменных, имеющее два входа и два выхода и формирующее из сигналов входных слагаемых сигналы суммы и переноса в старший разряд.
Одноразрядный сумматор - устройство, предназначенное для сложения двух одноразрядных кодов (переменных), имеющее три входа и два выхода, и формирующее из сигналов входных слагаемых и сигнала переноса из младших разрядов сигналы суммы и переноса в старший разряд.
Многоразрядный сумматор - устройство, предназначенное для сложения двух многоразрядных кодов (переменных), формирующее на выходе код суммы и сигнал переноса в случае, если результат сложения не может быть представлен кодом, разрядность которого совпадает с разрядностью кодов слагаемых
Впоследовательных сумматорах операция сложения выполняется последовательно разряд за разрядом, начиная с младшего.
Впараллельных сумматорах все разряды входных кодов суммируются одновременно.
Комбинационные сумматоры – устройства, не имеющие собственной памяти.
Накапливающие сумматоры, снабженные собственной внутренней памятью, в которой аккумулируются результаты выполненной операции. При этом каждое очередное слагаемое прибавляется к уже имеюшемуся в устройстве значению.
Всинхронных сумматорах время выполнения операции арифметического суммирования двух кодов не зависит от вида самих кодов и всегда остается постоянным. В асинхронных сумматорах время выполнения операции зависит от вида слагаемых, поэтому по завершении выполнения суммирования необходимо вырабатывать специальный сигнал завершения операции.
Взависимости от используемой системы счисления различают двоичные, двоично-десятичные и другие типы сумматоров.
21
Задача. Сложить два числа.
A |
B |
S |
P |
|
|
|
|
0 |
0 |
0 |
0 |
|
|
|
|
0 |
1 |
1 |
0 |
|
|
|
|
1 |
0 |
1 |
0 |
|
|
|
|
1 |
1 |
0 |
1 |
|
|
|
|
|
P0 |
SM |
S |
|
|
|
|||
|
A |
|
|
|
|
|
P |
|
|
|
|
|
||
|
B |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Сумматоры и вычитатели
Полусумматор и полный сумматор
A,B – одноразрядные числа;
S – сумма;
P - перенос.
A |
=1 |
S |
B |
|
|
|
|
|
|
& |
P |
|
|
Схема одноразрядного полусумматора
S = AB + AB = A B
P = A B
HS
A S
B P
УГО полусумматора
Полный сумматор, в отличие от полусумматора, учитывает
результат предыдущего сложения и для этого имеет вход
переноса из предыдущего разряда.
УГО сумматора |
22 |
|
“0”
A0
B0
A1
B1
A2
B2
A3
B3
P0
A
B
P0
A
B
P0
A
B
P0
A
B
SM
S |
S0 |
P |
|
SM
S |
S |
|
1 |
P |
|
SM
S |
S |
|
2 |
P |
|
SM
S |
S3 |
P |
P |
|
окончательный |
|
перенос |
Многоразрядный сумматор
На базе одноразрядного полного сумматора строятся многоразрядные сумматоры.
Параллельный сумматор осуществляет
сложение двух 4-х разрядных чисел.
A3 A2 A1A0 + B3B2B1B0 = S3S2S1S0
Окончательный перенос необходим для дальнейшего увеличения разрядности сумматора.
Врассмотренной схеме перенос выполняется последовательно из разряда в разряд, что занимает некоторое время. При суммировании многоразрядных чисел это время значительно! и именно оно определяет время суммирования. С целью уменьшения времени суммирования вместо последовательного используют параллельный перенос. Такой перенос реализован в 4-х разрядном сумматоре К555ИМ6.
ВИМС выпускаются одно-, двух- и 4-х разрядные двоичные сумматоры.
|
P0 |
SM |
S0 |
|
|
|
|
|
|
|
|||
|
A0 |
|
|
|
|
|
|
|
|
|
|||
|
A1 |
|
S1 |
|
|
|
|
|
|
|
|
||
|
A2 |
|
S2 |
|
|
|
|
|
|
|
|
||
|
A3 |
|
S3 |
|
|
|
|
|
|
|
|
||
|
B0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
B1 |
|
P |
|
УГО 4-х разрядного |
23 |
|
|
|
||||
|
|
|
||||
|
B2 |
|
|
|
||
|
|
|
|
сумматора К155ИМ3 |
|
|
|
B3 |
|
|
|
|
|
|
|
|
|
|
|
Вычитатели
Вычитатели строятся на базе сумматоров и в виде отдельных устройств не предусмотрены.
Для выполнения операции вычитания на сумматоре необходимо вычитаемое представить в обратном коде, и к
результату прибавить 1.
Пример.
11 |
|
10112 |
|
+ |
10112 |
|
|||||
|
|
10102 |
|
||||||||
- |
51010 |
-01012 |
|
|
|
|
|||||
|
10101 |
- промежуточный |
|||||||||
|
|
|
|
01102 |
|
||||||
|
|
610 |
|
|
|
2 |
результат |
||||
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
перенос |
|
|
|
|
+12 |
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
0110 |
- разность |
|||
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
2 |
|
||
Данный метод вычитания реализуется схемой
с циклическим переносом. Циклический перенос позволяет использовать «1» на выходе P для сложения с промежуточным результатом вычитания.
Возможно обойтись без циклического
переноса, но в этом случае на вход P0 =1. Если P =1, то число на выходе
положительное, т.е. представлено в прямом коде.
Схема вычитателя с циклическим переносом
Если P = 0, то число на выходе отрицательное, т.е. представлено в обратном коде, |
24 |
|
результат вычитания нужно инвертировать. |
||
|
Вычитатели
Вычитатели строятся на базе сумматоров и в виде отдельных устройств не предусмотрены. Если в предыдущей схеме вычитателя с циклическим переносом вместо инверторов поставить элементы
«исключающего ИЛИ», то на одной ИМС можно
производить и сложение и вычитание.
Схема сложения-вычитания
25
Цифровые компараторы (схемы сравнения)
Цифровые компараторы осуществляют сравнение двух чисел в двоичном коде. Цифровой компаратор имеет три выхода: A > B, A = B, A < B.
Компаратор можно построить на сумматоре, если производить на нем вычитание двух сравниваемых величин.
Пусть A > B |
|
|
P = 1 |
S ≠ 0 |
||
1110 |
|
|
|
|
|
|
- число в прямом коде |
|
|
||||
|
|
|
||||
А = 11102 = 1410 |
+0100 |
- число в дополнительном коде |
|
|
||
B = 11002 = 1210 |
P=10010 |
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
A > B |
|||
|
|
|
|
|
|
||||
|
перенос |
|
|
|
|||||
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
Пусть A = B |
1110 |
|
|
|
|
|
|
|
|
|
|
|
|
A = B |
|
||||
|
|
|
|
|
|
||||
А = 11102 = 1410 |
+0010 |
P = 1 |
S = 0 |
|
|
|
|||
B = 11102 = 1410 |
P=10000 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
Пусть A < B |
+ |
1100 |
|
|
|
|
|
|||
|
|
|
A < B |
|
||||||
А = 11002 = 1210 |
P = 0 |
S ≠ 0 |
|
|
||||||
B = 11102 =1410 |
|
0010 |
|
|
||||||
P=01110 |
|
|
|
|
|
|||||
|
|
|
|
|
||||||
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
26
Цифровые компараторы (схемы сравнения)
Схема сравнения двух одноразрядных чисел.
A |
B |
|
|
1 |
A |
|
1 |
B |
|
К564ИП2 |
|
|
|
|
|
|
|
|
|
|
A<B |
F1 |
|
& |
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
||
AB |
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
|
A=B |
F2 |
|||
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
&AB
A>B F3
A |
|
|
B |
|
F1 |
F2 |
F2 |
||
|
|
|
(A<B) |
(A=B) |
(A>B) |
||||
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
||
0 |
|
0 |
|
0 |
|
1 |
0 |
||
|
|
|
|
|
|
|
|
||
0 |
|
1 |
|
1 |
|
0 |
0 |
||
|
|
|
|
|
|
|
|
||
1 |
|
0 |
|
0 |
|
0 |
1 |
||
|
|
|
|
|
|
|
|
||
1 |
|
1 |
|
0 |
|
1 |
0 |
||
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
F1 = AB; |
F3 = AB; |
|
|
||||||
F2 = AB + AB - исключающее ИЛИ-НЕ
|
|
|
A0 |
= = |
|
|
|
|
|
||
|
|
|
A1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
A2 |
A<B |
|
|
|
|
|
||
|
|
|
A3 |
A=B |
|
|
|
|
|
||
|
|
|
B0 |
A>B |
|
|
|
|
|
||
|
|
|
B1 |
|
|
|
|
|
|
|
|
|
|
|
B2 |
|
|
|
|
|
|
|
|
|
|
|
B3 |
|
|
|
|
|
|
|
|
“1” |
|
A<B |
|
|
|
|
|
|
|||
“1” |
|
A=B |
|
|
|
|
|
|
|||
“0” |
|
A>B |
|
|
|
|
|
|
|
||
На базе простейшей схемы строятся n-разрядные компараторы.
При сравнении многоразрядных чисел A3A2A1A0 и B3B2B1B0 сравнение начинается со старших разрядов.
Входы A<B, A=B, A>B – входы расширения - для наращивания разрядности компаратора.
Наращивание разрядности компараторов осуществляется последовательно (каскадно) или параллельно (пирамидально).
Если используется одна ИМС, то на расширяющие входы подаются 1,1,0.
27
Примеры цифровых компараторов: К564ИП2, К561ИП2, 555СП1.
Арифметико-логические устройства
Арифметико-логическое устройство (АЛУ) – многофункциональное устройство, предназначенное для
выполнения логических и математических операций над двоичными числами. АЛУ входит в состав любого микропроцессора.
ALU - Arithmetic Logic Unit
Вход М (mode control) – служит для задания типа выполняемой операции (логическая или арифметическая).
Если М=1, то в схеме блокируются все внутренние переносы и она поразрядно выполняет логические операции.
При М=0 разблокируются внутренние переносы и ИС выполняет арифметические операции.
Конкретный вид выполняемой операции определяется кодом операции - S3S2S1S0.
Результаты выполненной операции снимаются с выводов F3, F2, F1 и F0.
Схема имеет вход Р0 и выход Рn переноса.
Вывод A=B является выходом встроенного компаратора, формирующего “1” при А=В.
Выходы G и Н используются при построении многоразрядных АЛУ с параллельным |
28 |
переносом
Арифметико-логические устройства
Наращивание разрядности АЛУ выполняется также, как и в сумматорах, т. е. выход переноса АЛУ младших разрядов подключается ко входу переноса АЛУ старших разрядов. Но при большом числе разрядов время выполнения операций увеличивается из-за большого числа переносов из разряда в
разряд. Для ускорения этого процесса используются специальные микросхемы ускоренного переноса 29 (555ИП4, 564ИП4). Одна такая микросхема обслуживает до 4-х АЛУ. Получается 16-ти разрядное АЛУ.
Задания для самопроверки
1.В чём заключается отличие между логическим и арифметическим сложением? Приведите примеры.
2.Приведите таблицу истинности одноразрядного сумматора. Реализуйте его схему.
3.В чём заключается отличие полусумматора от полного сумматора. Приведите их УГО.
4.На базе одноразрядного полного сумматора. Реализуйте схему четырёхразрядного сумматора.
5.Как в цифровых устройствах реализуется операция вычитания?
6.Приведите УГО цифрового компаратора. Поясните назначение его выводов.
7.Что такое АЛУ? Приведите УГО и опишите назначение его выводов?
Все задания выполнять без обращения к конспекту лекций и другим источникам!
30