цифровые устройства / лекции / 8_2_ЦАП_АЦП_Шульгина (1)

Раздел 5. ЦАП / АЦП

Многоступенчатые АЦП

АЦП1 осуществляет грубое преобразование входного напряжения в четыре старших разряда. Остаток от вычитания выходного напряжения ЦАП из входного напряжения схемы поступает на вход АЦП2, опорное напряжение которого в 16 раз меньше, чем у АЦП1. Квант АЦП2 в 16 раз меньше кванта АЦП1. Этот остаток, преобразованный АЦП2 в цифровую форму, представляет собой четыре младших разряда выходного кода.

31

Раздел 5. ЦАП / АЦП

Многотактные последовательно-параллельные АЦП

Достоинства:

• Меньше разрядность параллельного АЦП.

• Проще и дешевле параллельных и многоступенчатых АЦП.

Недостатки:

• Процесс преобразования разделен во времени, поэтому требуется перед входом устройство выборки и хранения.

• АЦП и ЦАП должны обладать 8-ми разрядной точностью.

• Большее время преобразования.

Например: при 8-ми разрядном выходном коде в двухтактном преобразователе АЦП и ЦАП имеют по 4 разряда. В первом такте шаг квантования равен Uоп/16. Сохраняются 4 СЗР в регистре и подаются на ЦАП. Во втором такте шаг квантования уже равен Uоп/256, сохраняются 4 МЗР.

32

Раздел 5. ЦАП / АЦП

Конвейерные АЦП

Два устройства выборки и хранения (УВХ1 и УВХ2)

Преобразование занимает два такта CLK, но значения на выходе появляются по каждому.

Сигналы выборки, сохраняются в УВХ1 и УВХ2 в разные моменты времени. УВХ2 переводится в режим хранения позже, чем УВХ1 на время, равное суммарной задержке распространения сигнала по АЦП1 и ЦАП. Задний фронт тактового сигнала управляет записью кодов в D-триггеры и выходной регистр.

Раздел 5. ЦАП / АЦП

Интегрирующие АЦП

Основным элементом интегрирующего АЦП является интегратор, построенный на основе операционного усилителя. Если считать ОУ идеальным, то выходное напряжение можно определить как

где А – постоянная, учитывающая начальные условия.

Цикл преобразований АЦП состоит из двух операций:

1. Преобразование входного напряжения во время Uвх →T (ПНВ), либо преобразование входного напряжения в частоту

Uвх →f (ПНЧ).

2. Измерение времени или частоты. Основой определения является равенство площадок заряда и разряда конденсатора:

U1 T1 U 2 T2 0

34

Раздел 5. ЦАП / АЦП

АЦП двухтактного интегрирования с заданным тактом

35

Раздел 5. ЦАП / АЦП

Типы интегрирующих АЦП

4. ПНЧ с заданным тактом (T1=const).

Напряжения заряда и разряда конденсатора формируются следующим образом:

5. ПНЧ с заданной амплитудой. Напряжения заряда и разряда конденсатора формируются

Uвх f Um 2 k f

37

Раздел 5. ЦАП / АЦП

Упрощенная схема АЦП двухтактного интегрирования с заданным тактом

В стадии интегрирования ключ S1 замкнут, а ключ S2 разомкнут. Интегратор И интегрирует входное напряжение Uвх. Время интегрирования входного напряжения tзаряда постоянно; в качестве таймера используется счетчик с коэффициентом счета KСЧ , так что

К моменту окончания интегрирования Uи составляет:

38

Раздел 5. ЦАП / АЦП

Упрощенная схема АЦП двухтактного интегрирования с заданным тактом

После окончания стадии интегрирования ключ S1 размыкается, а ключ S2 замыкается, и на вход интегратора поступает опорное напряжение Uоп. При этом Uоп противоположно по знаку входному напряжению. В стадии счета Uи линейно уменьшается по абсолютной величине. Стадия счета заканчивается, когда Uи переходит через ноль. При этом компаратор переключается и счет останавливается. Стадия счета описывается уравнением:

39

Раздел 5. ЦАП / АЦП

Отличительной особенностью метода двухтактного интегрирования является то, что ни тактовая частота, ни постоянная интегрирования RC не влияют на результат. Достаточно,

чтобы тактовая частота в течение времени (tзаряда+ t1) оставалась постоянной.

40