Министерство цифрового развития, связи и массовых коммуникаций Российской Федерации
Ордена Трудового Красного Знамени федеральное государственное бюджетное образовательное учреждение высшего образования
Московский технический университет связи и информатики
___________________________________________________________________
Факультет
«Радио и телевидение»
Кафедра
«Радиотехнических систем»
Лабораторная работа №2 по дисциплине «Микропроцессорные устройства» «Реализация логической схемы комбинационного типа на ПЛИС»
Выполнили |
|
|
Студент группы БРВ2201 |
_________________________ |
Велит А.И. |
Студент группы БРВ2201 |
_________________________ |
Мусаев Д.Ш. |
Студент группы БРВ2201 |
_________________________ |
Зейналов Р.А. |
Проверил |
|
|
Ассистент кафедры РТС |
_________________________ |
Шубин Д.Н. |
Москва 2025
1. ЦЕЛЬ РАБОТЫ
Целями выполняемой лабораторной работы являются: изучение САПР Xilinx ISE; ознакомление с основами языка VHDL; реализация на ПЛИС логической схемы комбинационного типа с использованием модулей на языке описания аппаратуры VHDL.
2.РАСЧЁТНАЯ ЧАСТЬ
2.1.Исходные данные
Для устройства «demo_vhdl»:
inp1 “ИЛИ” |
– первый вход устройства; |
inp2 “ИЛИ” |
– второй вход устройства; |
imp3 “ИЛИ” |
– третий вход устройства; |
inp4 “И_НЕ” |
– четвёртый вход устройства; |
inp5 “И_НЕ” |
– пятый вход устройства; |
out1 “+” |
– первый выход устройства; |
out2 “+” |
– второй выход устройства; |
Значения для кнопки: |
|
DC_BTN0 50 |
– «Duty Cycle» для кнопки; |
T_BTN0 10 μs |
– период для кнопки. |
Значения для переключателей:
STO_SW1 0 μs – смещение начала для первого переключателя;
T_SW1 10 μs – период для первого переключателя;
CTO_SW1 100 μs – смещение конца для первого переключателя;
STO_SW2 0 μs – смещение начала для второго переключателя;
T_SW2 15 μs – период для второго переключателя;
CTO_SW2 100 μs – смещение конца для второго переключателя;
STO_SW3 0 μs – смещение начала для третьего переключателя;
T_SW3 20 μs – период для третьего переключателя;
CTO_SW3 100 μs – смещение конца для третьего переключателя;
STO_SW4 5 μs – смещение начала для четвёртого переключателя;
T_SW4 25 μs – период для четвёртого переключателя;
CTO_SW4 100 μs – смещение конца для четвёртого переключателя.
2.2. Создание VHDLмодуля «demo_vhdl»
Перед непосредственным выполнением лабораторной работы необходимо создать, в соответствии с исходными данными, модель логического устройства, которое будет выполнять заданные функции.
Устройство должно иметь пять входных пинов и два выходных. Между тремя первыми пинами должно происходить логическое сложение, а между оставшимися двумя – логическое умножение с отрицанием результата.
Перед созданием модели устройства был создан проект, описание которого приведено в пункте 3.1. Ниже же представлен листинг кода созданного устройства «demo_vhdl» внутри проекта.
Рисунок 2.2.1 – Листинг кода модуля «demo_vhdl»
2.3. Создание VHDLмодуля «button»
Также необходимо создать VHDL модуль «button». Модуль должен моделировать нажатие кнопки: при нажатии значения со входа инвертируются и подаются на соответствующие выходы.
Листинг кода созданного модуля представлен ниже, на рисунке 2.3.1.
Рисунок 2.3.1 – Листинг кода модуля «button»
3.ЭКСПЕРИМЕНТАЛЬНАЯ ЧАСТЬ
3.1.Исследуемая схема
Схема итогового исследуемого устройства представлена ниже, на рисунке 3.1.1.
Рисунок 3.1.1 – Схема исследуемого устройства
В схеме присутствуют два устройства, описание которых приведено в пункте 2. Вход устройства «demo_vhdl» с названием «SW0» является заглушкой: его описания нет в исходных данных, так что на него будет подаваться нейтральное для операции «ИЛИ» значение на протяжении всего времени симуляции (а именно, подаваться нулевой сигнал»).
3.2. Симуляция работы исследуемой схемы
Параметры для симуляции описаны в пункте 2.1. Результаты симуляции представлены ниже, на рисунке 3.2.1.
Рисунок 3.2.1 – Результаты симуляции исследуемой схемы
Как видно из рисунка 3.2.1, устройство корректно исполняет свою функцию. Например, для отметки 6мкс: кнопка «отжата», то есть значения не должны инвертироваться; на выход «LED0» должен подаваться результат логического сложения между нулём, нулём и единицей (что есть единица); на выход «LED1» должен подаваться инверсный результат логического умножения между двумя единицами (что есть ноль); выход «LED0» равен единице; выход «LED1» равен нулю. То есть схема отработала корректно.
4.ВЫВОДЫ
Врезультате выполнения лабораторной работы была создана схема из двух устройств, описание работы которых написано на языке VHDL. Также была произведена симуляция работы схемы, которая показала корректность работы схемы.
Было установлено, что описание устройств на языке VHDL куда компактнее и, в какой-то степени, более доступно: нет необходимости прибегать в использованию «нативных» логических элементов.