Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

лабы / лаба 5 / Описание Лаб 5 ПК

.pdf
Скачиваний:
0
Добавлен:
13.05.2026
Размер:
547.12 Кб
Скачать
hi=1,

окнах управления. Внимание! Режим сборки при нажатых кнопках пуска (зелёные треугольные) отключается.

Схемы аппаратного умножения и деления многочленов

Кодеры и декодеры циклических кодов в основном выполняют операции умножения и деления многочленов.

Операция умножения многочлена a(x) на xr осуществляется путем сдвига на r шагов информационной комбинации a(x), записанной в регистр сдвига.

Операция деления на полином f(x) осуществляется также с помощью регистра сдвига, но в этом случае регистр имеет обратные связи, включенные через сумматоры по модулю 2.

Разновидности схем умножения и деления полиномов Умножение многочленов в общем виде реализуется следующей схемой:

1

 

2

 

 

Выход

 

r-1

 

r

 

 

 

 

 

h0

h1

hr-2

 

hr-1

hr

 

 

 

 

Вход

f0, f1,.., fm

Рис.4. Схема умножителя с сумматорами между ячейками регистра.

Цифрами 1….r обозначены ячейки регистра сдвига. hi – коэффициенты одного из многочленов-сомножителей степени r. Если то в этом месте схемы короткозамкнутое соединение, если hi=0, то соответствующая цепь отсутствует (разрыв). Последовательность коэффициентов второго полинома-сомножителя f(x) степени m поступает на вход делителя старшими разрядами вперед. В том же порядке на выход поступают коэффициенты полинома-произведения p(x) степени l=m+r. Первоначально ячейки регистра сдвига содержат только нули. Когда на вход подается первый коэффициент fm, то на выходе появляется первый коэффициент произведения fm hr. C подачей тактового импульса на регистр сдвига и поступлением на его вход второго коэффициента fm-1, на выходе первой ячейки регистра имеем первый коэффициент fm , на выходах остальных ячеек – нули. На выходе умножителя появляется сумма fm-1 hr + fm hr-1. На следующем такте с подачей на вход fm-2 на выходе первой ячейки регистра имеем fm-2, на выходе второй ячейки регистра имеем коэффициент fm-1 , на выходах остальных ячеек –

нули. На выходе умножителя появляется сумма fm-2

hr + fm-1 hr-1 + fm hr-2.

После m+r-1

сдвигов ячейки регистра содержат (0,0,0,..,f0)

f0h0 – последний

коэффициент

произведения многочленов. поступления на вход последнего (младшего) коэффициента f0 на выходе делителя появляется младший коэффициент многочлена-произведения p0.

Существует другая схема реализации умножителя, в которой сумматоры не разделяют ячейки регистра.

Выход

hr

hr-1

h2

h1

h0

Вход

 

 

 

 

r

r-1

 

2

1

Рис.5а. Схема умножителя с сумматорами выходных сигналов ячеек регистра.

Поскольку первый и последний коэффициенты многочлена умножителя и делителя обычно равны единице, то схема может быть представлена в следующем виде:

Выход

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

hr-1

 

 

h2

 

 

h1

 

 

 

 

Вход

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

r

 

 

 

 

 

 

r-1

 

 

 

 

 

 

2

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

f0 , f1,..., fm

Рис.5б. Схема умножителя с сумматорами выходных сигналов ячеек регистра.

В ней коэффициенты многочлена h(x) согласно которым выходы регистров подключаются к сумматору располагаются в обратном порядке. Во всём остальном обе схемы умножителей эквивалентны: входной полином f(x), также как и выходной следуют старшими разрядами вперёд.

Деление многочленов – это операция сложения по модулю 2 делителя с разрядами делимого, начиная со старшего разряда.

Схема деления любого входного многочлена f(x) на многочлен g(x)

p(x)

f (x)

p xr p

xr 1 ... p x p

 

 

g(x)

r

r 1

1

0

 

 

 

 

 

Выход

 

g0

 

 

 

g1

 

 

 

 

gk-2

 

 

 

gk-

 

 

 

gk

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Вход

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

2

 

 

 

 

 

 

k-1

 

 

 

 

 

 

k

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

f0 , f1,..., fm

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

p0 , p1,..., pr

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис.6. Схема делителя с сумматорами между ячейками регистра(схемаГалуа).

Цифрами 1….k обозначены ячейки регистра сдвига. gi – коэффициенты многочлена-делителя. Если gi=1, то в этом месте схемы короткозамкнутое соединение, если gi=0, то соответствующая обратная связь отсутствует (разрыв). Последовательность коэффициентов полинома-делимого f(x) поступает на вход делителя старшими разрядами вперед. В том же порядке на выход поступают коэффициенты полинома-частного p(x)

степени r =m-k

После поступления на вход последнего (младшего) коэффициента f0

на выходе делителя

появляется младший коэффициент

частного p0. После

дополнительной подачи на вход нуля, а также подачи

тактового импульса на ячейки

регистра сдвига

(цепь

подачи тактовых импульсов на

схеме не показана) в регистр

записывается остаток от деления (младшими разрядами слева).

 

Для делителя также существует другая схема реализации, в которой сумматоры не разделяют ячейки регистра (схема Фибоначчи):

f0, f1,.., fm

 

 

 

p0, p1,.., pr

Вход

 

 

 

Выход

gk

gk-1

g2

g1

g0

k k-1 2 1

Рис.7. Схема делителя с сумматорами выходных сигналов ячеек регистра.

В ней коэффициенты многочлена h(x) согласно которым выходы регистров подключаются к сумматорам располагаются в обратном порядке. Во всём остальном обе схемы умножителей эквивалентны: входной полином f(x), также как и выходной следуют старшими разрядами вперёд.

Генераторы псевдослучайных последовательностей представляют собой делители с отключённым входом и ненулевой начальной установкой регистра. Ппри

построении схем учтено, что первый и последний коэффициенты образующего полинома равны единице

Генератор по схеме Галуа:

Выход

g1

gk-2

gk-

1 2 k-1 k

Генератор по схеме Фибоначчи

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

gk-1

 

 

g2

 

 

g1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

k

 

 

 

 

 

 

 

k-1

 

 

 

 

 

 

2

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Контрольные вопросы

1.Из каких элементов могут быть построены схемы кодеров и декодеров полиномиальных кодов?

2.Как устроен регистр сдвига?

3.Как функционирует схема «XOR»?

4.Какие образующие многочлены обеспечивают наибольший период псевдослучайной последовательности?

5.Какова должна быть длина регистра сдвига в перемножителе полиномов?

6.Какова должна быть длина регистра сдвига в делителе полиномов?

7.Каково число разрядов остатка от деления?

8.Определение неприводимых многочленов.

9.Какой из многочленов: делимого или делителя используется для построения схемы аппаратного деления?

10.Где на схеме делителя содержится остаток от деления?

11.Куда поступает делимое и откуда берётся частное от деления?

12.Принцип действия генератора псевдослучайной последовательности?

13.Каким математическим операциям соответствует перемещение кода в регистре?

14.Какие сигналы на входе и выходе умножителя, на каком такте завершается процесс умножения?

15.Какие сигналы на входе, выходе делителя и в регистре, на каком такте завершается процесс деления?

Учебное издание Русанов Владимир Эдуардович

Лобов Евгений Михайлович

Лабораторная работа № 5 ПК «Построение и исследование схем дискретной логики, используемых при создании помехоустойчивых кодеков

( схемы умножения и деления полиномов, а также генератора псевдослучайных последовательностей)» по дисциплине «Помехоустойчивое кодирование»

Учебное пособие

Соседние файлы в папке лаба 5