ЛР7 Бронников Жангериев

МИНОБРНАУКИ РОССИИ

Санкт-Петербургский государственный

электротехнический университет

«ЛЭТИ» им. В.И. Ульянова (Ленина)

Кафедра РЭС

отчет

по лабораторной работе №7

по дисциплине «Основы компьютерного проектирования и моделирования телекоммуникационных систем»

Тема: ИЗУЧЕНИЕ МОДЕЛЕЙ ЛОГИЧЕСКИХ КОМПОНЕНТОВ

Студенты гр. 0182		Жангериев Р.В. Бронников Д.Д.
Преподаватель		Шеллер А.Д.

Санкт-Петербург

2023

Структурная схема для измерений

Рис. 1. Схема для исследования моделей логических компонентов

1. Исследование идеальных моделей логических компонентов

1. Исследование идеализированных компонентов

Рис. 2. Результаты симуляции для идеального элемента, выведенные в виде цифровых и аналоговых графиков

Рис. 3. Пороговые значения входных напряжений (V3, V4) переключения компонентов для идеального элемента

2. Исследование реальных компонентов

Рис. 4. Результаты симуляции для реального элемента, выведенные в виде цифровых и аналоговых графиков

Рис. 5. Пороговые значения входных напряжений (V5, V6) переключения компонентов для реального элемента

Задержка выходных сигналов для идеального элемента – 1 нс, а для реального 14.8 нс.

2. Исследование реальных моделей логических элементов

1. Исследование идеализированных компонентов

Рис. 6. Результаты симуляции для идеального элемента, выведенные в виде цифровых и аналоговых графиков

Рис. 7. Пороговые значения входных напряжений (V3, V4) переключения компонентов для идеального элемента

2. Исследование реальных компонентов

Рис. 8. Результаты симуляции для реального элемента, выведенные в виде цифровых и аналоговых графиков

Рис. 9. Пороговые значения входных напряжений (V5, V6) переключения компонентов для реального элемента

Задержка выходных сигналов для идеального элемента (как и в первом пункте) равна примерно 1 нс, а для реального 14.7 нс.

3. Определение влияния емкостной нагрузки на характер переходного процесса

Исследование идеализированных компонентов

Рис. 10. Результаты симуляции для идеального элемента, выведенные в виде цифровых и аналоговых графиков

Рис. 11. Пороговые значения входных напряжений (V3, V4) переключения компонентов для идеального элемента

Исследование реальных компонентов

Рис. 12. Результаты симуляции для реального элемента, выведенные в виде цифровых и аналоговых графиков

Для реальных компонентов из-за большой емкости конденсатора (и долгой его разрядки) невозможно курсорами определить пороговые значения.

Вывод

В работе были исследованы 4 разные ситуации поведения логических элементов: идеализированный И-НЕ c идеальными моделями, реальный И-НЕ с идеальными моделями, идеализированный И-НЕ с реальными моделями и реальный И-НЕ с реальными моделями. Работа идеализированного элемента не меняется от режима моделирования, а поведение реального логического элемента меняется, в случае реального моделирования появляется промежуточное значение на выходе между 0 и 1, а также сильная зависимость от емкости конденсатора на выходе, так как меняется скорость его заряда. Большая емкость конденсатора создает почти постоянное напряжение на выходе реального логического элемента.