Лабораторная работа №4

МИНОБРНАУКИ РОССИИ

Санкт-Петербургский государственный

электротехнический университет

«ЛЭТИ» им. В.И. Ульянова (Ленина)

Кафедра РС

отчет

по лабораторной работе № 4

по дисциплине «Схемотехника цифровых устройств»

Вариант №1

Студент гр. 9181		Хозяинов В.А.
Преподаватель		Данильчук Е.А.

Санкт-Петербург

2021

1. D – триггер

Рис.1 Текст Verilog D – триггера

Рис.2 Схема в RTL – Viewer D - триггера

Рис. 3 PinPlanner D – триггера

Data = 1

Рис.4 – Фото с примером работы платы

Период тактового сигнала по заданию = 20 нс

Рис. 5 Осциллограмма D – триггера с задержкой

2. J-K – триггер

Рис. 6 Текст Verilog J-K – триггера

Рис.7 Схема в RTL – Viewer J-K – триггер

Рис. 8 PinPlanner J-K – триггера

J = 1; K=1

Рис.9 – Фото с примером работы платы

Период тактового сигнала по заданию = 20 нс

Рис. 10 Осциллограмма с задержкой J-K – триггера

3. J-K – триггер с устранением дребезга контактов

Рис.11 Текст Verilog J-K – триггера с устранением дребезга контактов

Рис.12 Схема в RTL – Viewer J-K – триггера с устранением дребезга контактов

Рис.13 – Фото с примером работы платы