Лабораторная работа №3

МИНОБРНАУКИ РОССИИ

Санкт-Петербургский государственный

электротехнический университет

«ЛЭТИ» им. В.И. Ульянова (Ленина)

Кафедра РС

отчет

по лабораторной работе № 3

по дисциплине «Схемотехника цифровых устройств»

Вариант №22

Студент гр. 9181		Хозяинов В.А.
Преподаватель		Данильчук Е.А.

Санкт-Петербург

2021

1.RS-trigger

Рис. 1 Текст Verilog RS - триггера

Рис.2 Схема в RTL – Viewer RS - триггера

Рис. 3 PinPlanner RS – триггера

Set=1; Reset=0

Рис.4 – фото с примером работы платы

Рис.5 – Осциллограмма работы RS-триггера без задержек

Рис.6 – Осциллограмма работы RS-триггера при наличии задержек

2.DL-trigger

Рис. 7 Текст Verilog DL - триггера

Рис.8 Схема в RTL – Viewer DL - триггер

Рис. 9 PinPlanner DL – триггера

Data =1; Load=1

Рис.10 – фото с примером работы платы

Рис.11 – Осциллограмма работы DL-триггера без задержек

Рис.12 – Осциллограмма работы DL-триггера при наличии задержек