Глава 3 разработка и описание функциональной семы микропроцессорной криптографической системы
Микропроцессорная криптосистема представляет собой универсальное аппаратно-программное решение для защиты информации с возможностью «разрывного» подключения к первичному цифровому потоку E1. На рисунке 1 представлена функциональная схема микропроцессорной криптосистемы двух направлений передачи [1, с. 77].
Рисунок 1 - Функциональная схема микропроцессорной криптосистемы двух направлений передачи, включенной в поток Е1
Схема микропроцессорной криптосистемы в соответствии с техническим заданием курсового проекта отличается от представленной на рисунке 1 и представлена на рисунке 2.
Рисунок 2 – Разработанная схема криптосистемы шифрования/расшифрования
В микропроцессорной криптосистеме программные инструкции выполняются сигнальным процессором. При перезагрузке программа автоматически считывается из энергонезависимой памяти во внутреннее ОЗУ процессора и начинается выполнение программы. Взаимодействие с энергонезависимой памятью обеспечивается через микроконтроллер [1, с. 10].
Трансивер первичного цифрового потока представляет собой специализированный микропроцессор, ориентированный на работу с цифровым потоком E1, поступающим на его вход. Входное сопротивление каждого трансивера согласуется с сопротивлением линии посредством включения трансформаторов Тр. Параметры работы трансивера управляются микроконтроллером [1, с. 77-78].
Архитектура включает два последовательных порта (SPORT0 и SPORT1), которые используются для взаимодействия с внешними устройствами в последовательном режиме. Этот режим предполагает вывод информации через один провод и одновременный ввод через другой провод, бит за битом, на предварительно заданной скорости или управляемый внешним генератором [1, с. 70-71].
Функциональная схема последовательных портов представлена на Рисунке 2:
Рисунок 3 – Схема включения микропроцессора в поток E1
Сообщения будут передаваться через последовательные порты SPORT0, которые предназначены для соединения с потоком E1. В этом проекте SPORT0 используется для шифрования и дешифрования.
Упрощенная архитектура процессора ADSP-2181 представлена в виде функциональной схемы на рисунке 4 [1, с. 7-8].
Рисунок 4 – Архитектура процессора ADSP-2181
На Рисунке 5 показана типовая функциональная схема включения последовательного порта ADSP-2181 для разрыва одного из каналов передачи потока E1 с использованием приемопередатчика [1, с. 78-79].
Рисунок 5 - Функциональная схема включения микропроцессора в поток E1
На этом рисунке обозначены следующие выводы приемопередатчика ПП:
RTIP, RRING – вход по потоку Е1;
TTIP, TRING - выход по потоку Е1;
RSER – выход принимаемого сигнала в коде БВН(NRZ);
TSER – вход передаваемого сигнала в коде БВН(NRZ);
RCLK – выход тактового синхросигнала тракта приема;
TCLK – вход тактового синхросигнала тракта передачи; SYSCLK - выход циклового синхросигнала.
Обработка сигнала группы канальных интервалов (в данном случае КИ1...КИ31) потока Е1 подразумевает использование функции автобуферизации для приема/передачи, что позволяет использовать циклическую обработку [1, с. 73].
Программа будет реагировать на прерывания «передатчик пуст» SPORT0 ПД (адрес 0х10) и «приемник полон» SPORT0 ПМ (адрес 0х14).
Обновление информации в буферах портов происходит при приеме/передаче канальных интервалов. В случае обращения к информации программой в произвольный момент времени, не гарантируется получение обновленного значения или запись в буфер с потерей данных. Для избежания таких ситуаций рекомендуется использовать принцип двойного буферирования, как показано на рисунке 6 [1, с. 80].
Рисунок 6 – Буферирование с помощью SPORT0
Функция автобуферирования использует буферы rx_buf и tx_buf для приема и передачи текущих отсчетов потока через регистры ГАД I0 и I1 соответственно. Для двойного буферирования также используются буферы vhod и vihod в программе обработки [1, с. 80-81].
Работа системы строится на обработке двух аппаратных прерываний порта SPORT0:
Прерывание по приему (RX): Генерируется, когда входной буфер rx_buf заполнен новыми данными из потока E1. Обработчик этого прерывания переписывает принятые данные во внутренний буфер обработки vhod и устанавливает флаг готовности данных got_fl, сообщая основной программе о необходимости начать криптографические преобразования.
Прерывание по передаче (TX): Генерируется, когда выходной буфер tx_buf опустошается и готов принять новую порцию данных для отправки в поток. Обработчик переписывает уже зашифрованные (или расшифрованные) данные из буфера vihod в буфер tx_buf.
Такая организация позволяет распараллелить процессы обмена данными и процессы криптографической обработки, что критически важно для соблюдения временных интервалов потока E1.