Лабы ЦСХТ / ЛР3 Исследование схем триггеров

_{МИНОБРНАУКИ РОССИИ}

Санкт-Петербургский государственный

электротехнический университет

«ЛЭТИ» им. В.И. Ульянова (Ленина)

Кафедра ЭПУ

отчет

по лабораторной работе №3

по дисциплине «Цифровая схемотехника»

Тема: ИССЛЕДОВАНИЕ СХЕМ ТРИГГЕРОВ

Студент гр.
Преподаватель		Герасимов В.А.

Санкт-Петербург

202X

Цель работы

Собрать и исследовать схемы простейших RS-триггеров на ЛЭ 2И-НЕ и 2ИЛИ-НЕ, ознакомиться с принципом действия и временными диаграммами работы триггера-защелки, универсального RS-D триггера, D-триггера с разрешением и синхронного JK-триггера, реализованных на ПЛИС.

Выполнение работы

Схема RS-триггера на ЛЭ 2ИЛИ-НЕ приведена на рис. 1. Осциллограмма работы исследованной схемы – на рис. 2.

Рис. 1. Исследованная схема RS-триггера на ЛЭ

2

4

1

3

Q

R

S

Рис. 2. Осциллограмма работы RS-триггера на ЛЭ

Каналы: 1 – S (установка), 2 – R (reset), 3 – Q (выход).

На осциллограмме нумерованными стрелками указаны характерные события: 1 – установка триггера, 3 – сброс триггера.

Как видно, подача уровня лог. 1 на S устанавливает триггер (событие № 1). Повторная подача того же уровня не приводит к изменению состояния выхода схемы (события № 2). Подача уровня лог. 1 на R сбрасывает триггер (событие № 3), повторная подача того же уровня не приводит к изменению состояния схемы (события № 4).

При одновременной подаче на входы триггера активных уровней (обе кнопки SA1 и SA2 нажаты одновременно) наблюдаются следующие состояния выходов схемы: 𝑄 = 0 и = 0. Такое состояние называется метастабильным. При попытке одновременного снятия двух активных уровней состояние схемы, согласно рис. 2, должно измениться на любое. Это определится лишь тем, с какого входа уровень будет снят последним.

Схема, использованная для исследования триггера-защелки, приведена ниже на рис. 3.

Рис. 3. Схема для исследования триггера-защелки

Осциллограмма работы исследованной схемы приведена на рис. 4.

4

2

3

1

Q

E

D

Рис. 4. Осциллограмма работы триггера-защелки

Каналы: 1 – D (вход), 2 – E (вход разрешения, CLK), 3 – T (выход Q).

На осциллограмме выделены нумерованными рамками и стрелками характерные интервалы и события: 1 – триггер в режиме прозрачности, 2 – переход в режим хранения, 3 – триггер в режиме хранения, 4 – переход в режим прозрачности.

Подача лог. уровня , устанавливает триггер в режим прозрачности (№№ 1, 4).

Подача приводит к переходу триггера в режим запоминания: замирает в состоянии, которое было момент, когда E стало 0 (№№ 2, 4).

Схема, использованная для исследования универсального RS-D триггера, и его осциллограмма приведены на рис. 5, 6.

Рис. 5. Схема для исследования универсального RS-D триггера

2

1

D

С

Q

Рис. 6. Осциллограмма работы универсального RS-D триггера

На осциллограмме нумерованными стрелками 1, 2 отмечены моменты времени, когда в триггер записывается новое значение бита.

Триггер запоминает логический уровень D по фронту C. До момента «1» триггер помнил 0, далее запомнил 1 по фронту C. Когда D опустилось в 0, триггер запомнил 0 только после снижения тактового сигнала.

R и S не были заземлены – ПЛИС воспринимала их как 1.

Q = 1, если S подключить к GND (рис. 6а, а).

Q = 0, если R подключить к GND (рис. 6а, б)

б

а

Q = 0

Q = 1

Рис. 6а. Работа RS-D триггера при S = 0 (а), R = 0 (б)

Таким образом, при подаче на вход R триггера уровня лог. «0» его поведение меняется следующим образом: устанавливается Q = 0 вне зависимости от уровней и переключений D и С.

Подача лог. «0» на вход S приводит к тому, что в любой момент времени триггер устанавливает состояние Q = 1 вне зависимости от уровней и переключений D и С.

Рис. 7, 8 – схема для исследования и осциллограмма работы D-триггера.

Рис. 7. Схема для исследования D-триггера с разрешением

3

2

1

E

Q

D

С

Рис. 8. Осциллограмма работы D-триггера с разрешением

4 канал – кнопка E (вход-разрешение).

На осциллограмме нумерованными рамками и стрелками выделены характерные интервалы времени и события: работа триггера разрешена (№ 1), работа триггера запрещена (№ 2), запись в триггер нового значения бита (№ 3).

Если E принимает логический уровень 1, Q повторяет D, запоминая D по фронту тактового сигнала.

Если E = 0, триггер помнит последнее зафиксированное состояние. То есть, функционирование D-триггера начинается при E = 0.

Рис. 9, 10 – схема для исследования и осциллограмма работы JK-триггера.

Рис. 9. Схема для исследования синхронного JK-триггера

J

3

2

1

K

С

СLK

Рис. 10. Осциллограмма работы синхронного JK-триггера

Каналы: 2 – CLK, 1 – J, 3 – K, 4 – Q. Сверху выводится синхросигнал.

В процессе получения осциллограммы были выполнены нажатия: «J», «K», «J», «K», «JK». При «JK» наблюдается снижение частоты Q в 2 раза.

На осциллограмме стрелками показаны характерные события: установка (№ 1) и сброс (№ 2) триггера, инверсия состояния триггера (№ 3).

Выводы

В лабораторной работе исследовались простейшие RS-триггеры на ЛЭ 2И-НЕ и 2ИЛИ-НЕ, реализованные на ПЛИС: триггер-защелка, универсальный RS-D триггер, D-триггер с разрешением и синхронный JK-триггер.

Для каждой схемы получены осциллограммы, демонстрирующие переключения режимов устройств. На осциллограмме RS-триггера показаны характерные установка и сброс триггера кнопками, проверена нестабильность работы при одновременной подаче двух активных уровней.

На осциллограмме триггера-защелки подписаны режимы прозрачности и хранения. Подача «0» на вход-разрешение с CLK переводила схему в режим запоминания последнего логического состояния.

RS-D триггер запоминает логический уровень D по фронту C. Показано, что триггер помнил значение бита «0», после чего запомнил «1» по фронту сигнала с CLK. Исследованы режимы строгого перехода триггера в «0» и «1» при заземлении входов S и R.

На осциллограмме D-триггера подписаны режимы разрешенной и запрещенной работы, моменты записи нового значения бита в триггер.

JK-триггер активировался с помощью ручной подачи сигналов на установку и сброс, на инверсию состояния. В последнем случае наблюдалось снижение частоты выходного сигнала в 2 раза по отношению к входному.