DgCXT-met-2024_20241211_rev_15

Чтобы инициализировать схему после подачи питания и запуска лабораторной работы, ко входам асинхронного сброса и установки триггеров подключен переключатель SB1 (формирует сигнал цепи nRESET). Незадействованные входы триггеров подключены к лог. «1» через не показанные на схеме встроенные в ПЛИС резисторы подтяжки. Перевод переключателя в лог. «0» записывает в кольцевой счетчик число 10002 вне зависимости от состояния тактового сигнала, а перевод его в лог. «1» разрешает сдвиг числа в счетчике на каждом тактовом импульсе.

Проинициализировав схему переключателем SB1, сфотографируйте осциллограмму сигналов Q0 – Q3, на которой виден, по крайней мере, один полный цикл работы схемы (4 периода тактового сигнала). Для этого одна клетка по оси Х на экране осциллографа должна соответствовать времени 0.25…0.5 с.

В практических схемах корректная инициализация последовательностных логических блоков при подаче питания осуществляется автоматически. Простейшая реализация автоматической цепи инициализации (или цепи начального сброса) требует всего одного резистора и конденсатора, и срабатывает при подаче питания на схему. Конструкция стенда не позволяет запустить работу сразу же после физической подачи питания на плату. По этой причине для имитации подачи питания при запуске работы используется источник «сильной» лог. «1», который активируется только после инициализации ПЛИС. Для того, чтобы гарантированно иметь низкий уровень напряжения в цепи U1, пока работа не запущена, установлен низкоомный резистор R3.

Буферный блок, увеличивающий нагрузочную способность схемы, состоит из двух последовательно включенных инверторов DD6-7 (см. рис. 6, а).

а б Схема автоматического начального сброса (а) и ее временные диаграммы (б)

Не разбирая собранной схемы, соберите блок начального сброса (рис. 6, а). Затем в схеме

рис. 5 замените переключатель SB1 на выход ̅̅̅̅̅̅̅̅̅̅̅ собранной цепи.

Подключите канал №1 осциллографа к цепи U1, канал №2 – к верхней обкладке

конденсатора С2 (цепь U2), а канал №3 – к цепи ̅̅̅̅̅̅̅̅̅̅̅. Настройте осциллограф на

синхронизацию по фронту напряжения канала №3, масштаб по оси времени – порядка 0.5-1 мс в клетке. Остановите выполнение работы кнопкой «» интерфейса стенда. Включите ждущий режим осциллографа. Запустите работу вновь и убедитесь в том, что вся схема инициализируется корректно, автоматически начинает демонстрировать эффект «бегущий огонь». Получите и сфотографируйте осциллограмму сигналов цепи начального сброса, аналогичную показанному на рис. 6, б, и измерьте курсорами длительность импульса сброса t.

Разберите схему кольцевого счетчика, сохранив схему тактового генератора и схему автоматического начального сброса. Соберите схему сдвигового регистра, построенную на основе готового 8-разрядного параллельного регистра (см. рис. 7).

Схема для исследования сдвигового регистра, созданного на основе параллельного регистра

Обратите внимание, выход регистра Q0 следует подключить к светодиоду с подписью «0» и входу D1, выход Q1 – к светодиоду «1» и входу D2 и т.д. (показано на рис. 7 серыми стрелками поверх УГО DD2). Для легкого соединения выходов регистра с его же входами нужно использовать самые короткие монтажные провода и следить за регулярностью получающегося монтажа.

Нажав на кнопку, пронаблюдайте процесс постепенного заполнения триггеров сдвигового регистра единицами, отпустив – нулями. Нажимая и отпуская кнопку, как телеграфный ключ, пронаблюдайте, что выходные биты сдвигового регистра, фактически, изображают «точки» и «тире» на восьми индикаторах. Наблюдаемый Вами эффект отражает процесс десериализации: биты, последовательно (во времени) поступающие один за другим с кнопки, превращаются сдвиговым регистром в 8-разрядный байт, целиком отображаемый на линейке светодиодов. Сфотографируйте полученную картину в произвольный момент времени.

Измените последнюю схему, заменив кнопку на выход инвертора (расположен под параллельным регистром), вход которого подключен к выходу регистра Q7.

DD3

DD2

Генератор «эффекта волны» на основе сдвигового регистра

По необходимости перезапустите работу из меню стенда и пронаблюдайте «эффект волны»: автоматическое постепенное заполнение регистра единицами, а затем – нулями.

ЛАБОРАТОРНАЯ РАБОТА №4. РЕГИСТРЫ И СЧЕТЧИКИ: ШАБЛОН ОТЧЕТА

Составьте отчет по лабораторной работе, включив в него перечисленное в шаблоне ниже.

Схема и осциллограмма работы асинхронного 4-разрядного счетчика приведены ниже.

Схема (а) и осциллограмма работы (б) асинхронного 4-разрядного двоичного суммирующего счетчика

На осциллограмме подпишите имена цепей и выделите два соседних состояния счетчика – с каким-то числом N на выходе, и с N+1.

Полученная осциллограмма соответствует / не соответствует ожидаемому. Соотношения частот на выходах составляют … Выделенные фрагменты осциллограммы показывают процесс переключения счетчика с числа … на число …

Осциллограмма, показывающая эффект накопления задержки в асинхронном счетчике, приведена на рис. 2.

Осциллограмма, показывающая быстродействие асинхронного счетчика

Как видно, каждый триггер удлиняет время, затрачиваемое на переполнение счетчика, на … нс. На изменение состояния выходов счетчика с числа 15 на число 0 уходит … нс.

Схема параллельного 4-разрядного регистра показана на рис. 3.

Схема для исследования 4-разрядного параллельного регистра

Согласно номеру варианта (…) в регистр было записано число …, затем число, большее на единицу (то есть, …). Фото светодиодов стенда в моменты времени, когда регистр хранит указанные числа, показаны на рис. 4, а и б.

Выше по тексту напишите номер вашего варианта в десятичном виде, и загруженные в регистр числа в двоичном и десятичном видах (с учетом того, что если номер варианта превышает 15, из него вычитается 10)

Хранение регистром числа … (а) и числа … (б)

При изменении сочетания битов в шине D[3..0] до момента подачи тактового импульса на входы С триггеров состояния светодиодов, подключенных к выходам схемы Q[3..0], менялись / не менялись, что соответствует / не соответствует ожиданиям и принципу действия схемы.

Схема и осциллограмма работы сдвигового регистра с ручной начальной установкой показаны на рис. 5.

Схема и осциллограмма работы 4-разрядного сдвигового регистра с ручной начальной установкой

На осциллограмме подпишите имена цепей и выделите один полный цикл работы схемы, где выходное число меняется от 00012 до 10002.

Исследованная схема автоматического начального сброса (инициализации) и осциллограмма ее работы показаны на рис. 6.

а б

Схема автоматического начального сброса (а) и осциллограмма ее работы (б)

На осциллограмме подпишите имена цепей, выделите интервал времени, в течение которого функциональные узлы получают управляющий сигнал инициализации.

Продолжительность импульса сброса величиной … мс соответствует / не соответствует ожидаемой, которая составляет примерно 0.7 RC = …

Исследованная схема 8-разрядного сдвигового регистра показана на рис. 7. Она построена на основе обычного параллельного регистра путем…

Схема для исследования 8-разрядного сдвигового регистра

Фото светодиодов стенда, хранящее двоичное число … (десятичное …, введенное кнопкой SA1), показано на рис. 8, а.

а б в

Сдвиговый регистр, хранящий число … (а) временная диаграмма входных сигналов схемы, которая предшествовала формированию в шине Q[7..0] данного числа (б), временная

диаграмма генератора «эффекта волны» (в)

Для создания временной диаграммы рис. 8, б, изобразите сигнал CLK (минимум 8 импульсов) и сигнал, который должен поступать с кнопки SA1 в момент формирования каждого из 8-ми фронтов CLK. Под этими сигналами изобразите число, которое хранится в регистре на каждом из тактов, в двоичном или десятичном виде. Если в какой-то период времени данное число не имеет значения для получения конечного результата, указывайте его как «Х». На рис. 8, в, по аналогии изобразите полный цикл работы схемы «эффекта волны» (минимум 16 тактовых импульсов CLK и диаграмму числа Q[7..0] в десятичном виде)

ЛАБОРАТОРНАЯ РАБОТА №5. СИНХРОННЫЕ ЦИФРОВЫЕ СХЕМЫ И УСТРОЙСТВА ВВОДА-ВЫВОДА: ОПИСАНИЕ

Цели работы – исследовать способ организации ввода асинхронно меняющегося бита в синхронные последовательностные схемы. При поступлении этого бита с механической кнопки, подверженной дребезгу, используется синхронный метод защиты от дребезга с выделением фронта.

Для вывода информации используются семисегментные индикаторы, работающие под управлением готового драйвера-дешифратора, построенного на дополнительной ПЛИС.

В качестве наглядной схемы, демонстрирующей особенности исследуемых методов ввода-вывода, строится макет 2-разрядного секундомера, который тактируется от мультивибратора с высокой рабочей частотой, подсчитывает импульсы от дополнительного мультивибратора на частоту порядка 1 Гц, выводит 2-разрядное число на индикаторы и активирует звуковой излучатель.

Как было сказано выше, асинхронные схемы последовательностной логики обладают фундаментальным недостатком: их быстродействие снижается по мере роста их размера (разрядности, количества триггеров и т.д.). Например, как было показано в предыдущей лабораторной работе, максимальное время, которое необходимо потратить на переключение асинхронного счетчика, прямо пропорционально количеству триггеров, из которых он состоит.

По этой причине уже многие годы разрабатываются и производятся цифровые интегральные микросхемы исключительно с синхронной архитектурой (от СБИС со специфическими функциями до микроконтроллеров и микропроцессоров).

Синхронная логика накладывает ряд требований и ограничений на разрабатываемые схемы:

В схеме могут присутствовать только интегральные микросхемы и функциональные узлы последовательностного типа с синхронной архитектурой (синхронные счетчики и т.п.).

Все микросхемы в схеме должны получать тактовый сигнал из общего источника, т.е. от одного генератора.

Использование асинхронных входов управления микросхемами допускается исключительно для начальной инициализации (начального сброса). Если использование асинхронных входов управления для нормальной работы схемы неизбежно, оно должно выполняться с максимальной осторожностью.

Подход к проектированию синхронных схем отличается от приемов, использующихся при разработке обычно более простых асинхронных устройств. Понять разницу в подходах удобнее всего не примере. Рассмотрим двоичный суммирующий счетчик, для которого требуется ограничить коэффициент пересчета – количество различных чисел, которые могут присутствовать на его выходе в процессе счета. Алгоритм схемы ограничения счета предельно прост: схема сравнивает число на выходе счета с некоторым значением, и, как только достигается это значение, схема вырабатывает сигнал сброса счетчика, устанавливающий его на ноль.

Если счетчик имеет асинхронный вход сброса, т.е., подача на него активного уровня в любой момент времени приводит к мгновенной записи нулей во все триггеры, сброс осуществляется при достижении счетчиком числа, равного коэффициенту пересчета. При этом на выходе счетчика кратковременно присутствует это число. Длительность его присутствия определяется исключительно быстродействием логики, формирующей сигнал сброса счетчика, и триггеров, которые реагируют на этот сигнал. Если разрядность асинхронного счетчика невелика, порой для его сброса достаточно использовать всего один ЛЭ. Пример реализации такой схемы на RS-D триггерах показан на рис. 1.

Асинхронный счетчик с коэффициентом пересчета 10

Схема построена на D-триггерах с асинхронными входами сброса и установки, аналогичных исследованным ранее. Каждый из D-триггеров реализует функционал T-триггера,

поскольку его информационный вход D соединен с инверсным выходом . Счет ведется на увеличение. По некоторому тактовому импульсу с генератора на выходе счетчика (цепи Q3…Q0) возникает число 10. В двоичном коде оно равно 10102. Как только выполняется условие

Q[3..0] = 1010 или Q3 Q1 = 1, на входы всех триггеров поступает уровень лог. «0» и счетчик сбрасывается. Качественно временная диаграмма сигналов на его выходе иллюстрируется рис. 2.

СLK

t

Q0

t

Временная диаграмма работы асинхронного счетчика коэффициентом пересчета, ограниченным значением 10

Для глубокого понимания происходящих при этом процессов следует рассмотреть тактовую диаграмму на уровне малых наносекундных задержек распространения сигналов.

Процесс каждого переключения асинхронного счетчика содержит достаточно продолжительные интервалы времени, когда выходное число, фактически, не соответствует ожидаемому возрастающему ряду целых чисел. Так, при переключении с числа 910 = 10012 на число 1010 = 10102 в асинхронном счетчике сначала переключается в ноль триггер DD1, т.е. сбрасывается младший бит. В течение короткого момента времени, определяющегося быстродействием микросхем (десятки нс) на выходе счетчика фактически присутствует число 810 = 10002. Затем триггер DD2 реагирует на свой входной тактовый сигнал, и число становится равным 1010 = 10102. Из-за накопления задержки при увеличении числа в асинхронном счетчике сначала всегда изменяются младшие биты, а затем – старшие, следовательно, пока счетчик считает от 010 = 00002 до 910 = 10012, комбинация битов, где Q3 = 1 и Q1 = 1 не встречается даже кратковременно. При сбросе счетчика число, равное коэффициенту пересчета, и превышающее на единицу максимальное число, разрешенное на выходе счетчика, присутствует в течение времени, также связанного с быстродействием ЛЭ и триггеров.

Важный вывод, который можно сделать из анализа схемы, прост: для ограничения коэффициента пересчета асинхронного счетчика с асинхронным входом сброса требуется сформировать для него импульс сброса при достижении значения, равного коэффициенту пересчета.

Совершенно иначе реализуется сброс счетчиков, имеющих вход синхронного сброса. Обычно и сами эти счетчики естественным образом являются синхронными. В таком счетчике и изменения состояния всех триггеров, и их сброс осуществляются по фронту тактового сигнала, а вход синхронного сброса имеет смысл разрешения сброса. Опрашивается этот вход по фронту тактового сигнала. Если на него подан активный уровень, происходит запись нуля во все триггеры, если неактивный – дальнейший счет. Простейшая схема синхронного счетчика с синхронным сбросом, реализованная для выполнения настоящей работы в ПЛИС, показана ниже на рис. 3, а.

Схема выглядит очень громоздко и трудна для начального понимания, но на самом деле содержит регулярно повторяющиеся блоки с достаточно простыми функциями.

а

б

Схема синхронного счетчика CNT4_SCLR с синхронным сбросом на D-триггерах и ЛЭ

(а) и триггера TRFF (б)

Для понимания принципа действия схемы счетчика сначала рассмотрим строение триггеров, из которых она состоит (рис. 3, б). Триггер был назван авторами работы TRFF от англ. Toggle-Reset Flip Flop и имеет две функции – инвертирование состояния (Toggle, активируется входом T) и сброс (Reset, активируется входом SR, от англ. Synchronous Reset). Оба данных входа являются синхронными, то есть, их сигналы, фактически, являются сигналами разрешения той или иной операции (инвертирование или сброс), а сама эта операция происходит по фронту тактового сигнала C.

Основой триггера является примитив ПЛИС DFFE, исследованный ранее. Его вход разрешения работы ENA устанавливается в единицу обоими входами синхронных операций T и SR благодаря ЛЭ 2ИЛИ. При этом операция синхронного сброса имеет более высокий приоритет, так как для триггера DFFE D = 0 если SR = 1 при любом Q из-за ЛЭ 2И-НЕ и инвертора. Если же

SR = 0, но ЕNA = Т = 1, то D = ̅ и триггер выполняет операцию инвертирования своего состояния.

Рассмотрим младший, левый триггер на рис. 3, а, выход которого подключен к цепи Q0. Его инвертирование по фронту тактового сигнала схемы С разрешено при Е = 1. Вход Е всей схемы имеет смысл разрешения всех синхронных операций. Работа второго триггера, формирующего сигнал Q1, разрешена при E = 1 и Q0 = 1, т.к. для второго триггера T = E Q0. Работа следующего триггера разрешена, когда для него T = E Q0 Q1 = 1, последнего, когда, соответственно, его вход T установлен в единицу через ЛЭ 3И и T = E Q0 Q1 Q2.

Так реализуется алгоритм двоичного счета синхронного счетчика: некоторому триггеру в цепочке разрешена операция инверсии хранимого в нем бита, когда все предыдущие триггеры в цепочке установлены в единицу. Это справедливо для ситуации, в которой вход синхронного сброса всей схемы, SR, неактивен, т.е. SR = 0. Если же SR = 1, то по ближайшему фронту тактового сигнала С для всех триггеров выполнится условие SR = 1, и триггеры сбросятся согласно приоритетам их синхронных операций, рассмотренным по тексту выше.

Функция асинхронного сброса счетчика реализована тривиально: входы CLRN всех примитивов DFFE напрямую подключены ко входу всей схемы ARn, получившему свое название от англ. Asynchronous Reset negative. Активный уровень данного входа – низкий: подача лог. «0» на этот вход мгновенно сбрасывает в ноль все триггеры вне зависимости от того, что происходит с остальными входами схемы.

Чрезвычайно важно понять, что для ограничения коэффициента пересчета синхронного счетчика, показанного на рис. 3, а, необходимо подать на его вход синхронного сброса SR активный уровень лог. «1» в момент, когда счетчик хранит число, на единицу меньшее, чем коэффициент пересчета, а не равное коэффициенту пересчета, как это было для асинхронного счетчика (см. рис. 1). Чтобы превратить двоичный счетчик, показанный на рис. 3, а, в двоичнодесятичный, входы ЛЭ, аналогичного ЛЭ 2И DD5, показанного на рис. 1, следовало бы подключить к выходам счетчика Q0 и Q3, где единицы присутствуют, когда счетчик хранит число 910 = 10012. Тактовая диаграмма работы такой схемы с ограничением коэффициента пересчета показана на рис. 4.

Как видно, у синхронного счетчика нет эффекта накопления задержки переключения триггеров, а сброс не сопровождается кратковременным (пропорциональным задержке распространения сигнала микросхем) присутствием на выходе числа, превышающего максимальное желаемое число (в примере – 9). Это выгодно отличает синхронные счетчики с синхронным сбросом от асинхронных схем.

Вместе с тем, нужно понимать, что даже если триггеры одинаковы с точки зрения схемотехники и переключаются по одному тактовому сигналу, в реальности у понятия «синхронно» есть физический предел. Во-первых, экземпляры триггеров немного отличаются друг от друга быстродействием (будь они отдельными интегральными схемами или элементами одного микрочипа).

С

t

Временная диаграмма работы синхронного счетчика с синхронным сбросом коэффициентом пересчета, ограниченным значением 10

Во-вторых, любое средство контроля состояния битов Q[3..0], их «наблюдатель», не может быть подключен к выходам схемы или интегральной микросхемы математически тождественными проводниками так, что время распространения электрического сигнала по ним (буквально с околосветовыми скоростями!) также оказывается математически тождественно. Это означает, что каждое переключение синхронного счетчика все-таки сопровождается, пусть и крайне малым, куда меньшим, чем для асинхронного счетчика, но все же ненулевым интервалом времени, когда на выходе суммирующего счетчика присутствует значение или значения, не укладывающиеся в растущую последовательность целых чисел. Это вызвано тем, что ввиду чрезвычайно малых различий в длине проводников, их индуктивности, емкостей монтажа и т.д. какие-то сигналы поступят к «наблюдателю» чуть раньше, а какие-то – чуть позже. При этом, в отличие от асинхронного счетчика, теоретически предсказать, что увидит «наблюдатель» при переключении синхронного счетчика – решительно невозможно.

Из этого следует чрезвычайно важный вывод, касающийся использования функции асинхронного сброса у синхронных (по архитектуре) счетчиков. Ограничение коэффициента пересчета методом, проиллюстрированным на рис. 1 (несколько битов счетчика подключены к комбинаторной схеме, выход которой непосредственно заведен на вход асинхронного сброса), категорически недопустимо. На выходе такой комбинаторной схемы, будь то ЛЭ, цифровой компаратор и т.д. требуется установить D-триггер, тактируемый от общего генератора тактовых импульсов, а уже выход этого триггера следует подключать к входу асинхронного сброса, что является, в известной мере, «обходной» технологией. Куда проще следовать универсальному принципу проектирования синхронных цифровых схем – не использовать асинхронных входов управления чем-либо для целей, отличный от начального сброса (инициализации).

УГО синхронного счетчика, который будет исследован в настоящей работе, в ПО Quartus Prime и созданное согласно ЕСКД, показаны на рис. 5.

УГО синхронного счетчика согласно ЕСКД (а) и в ПО Quartus Prime (б)

Для каскадирования синхронных счетчиков необходимо разрешать счет более старших счетчиков, когда все биты более младших установлены в единицы, и на всю схему поступает

сигнал разрешения счета каскада. Для упрощения каскадирования как правило готовые функциональные узлы счетчиков содержат еще один выход с именем, например, TC, от англ. Terminal Count. Как правило, для 4-битного двоичного счетчика TC = Q0 Q1 Q2 Q3.

Часто в практических схемах счетчики используются для подсчета числа каких-то событий, случающихся асинхронно работе схемы, т.е. эти события никак не связаны с работой ее тактового генератора.

Примерами таких схем можно назвать всевозможные частотомеры, тахометры, спидометры (подсчет числа событий за единицу времени), счетчики количества импульсов, объектов, измерителей расхода чего-либо при помощи оптических или механических датчиков (простой подсчет числа) и проч. При этом сами схемы обычно работают на тактовой частоте, многократно превышающей возможную частоту повторения событий. В таких случаях входные цепи, несущие сигналы о подсчитываемых событиях, должны быть подвергнуты предварительной обработке и далее – использованы для формирования сигналов разрешения счета. Очевидно, после того, как произошло событие (изменился логический уровень в цепи, поступающей с датчика, кнопки, фотоэлемента) на каскад из счетчиков должен поступить сигнал разрешения счета, активный в течение одного такта задающего генератора.

Общий подход к составлению таких схем обработки показан на рис. 6.

Схема обработки асинхронных сигналов для подсчета числа событий

D-триггер DD1 синхронизирует входной сигнал схемы S, поступающий от кнопки, датчика, концевого выключателя и т.п. с фронтами тактового сигнала C. Если частота тактовых импульсов C не слишком высока и составляет небольшие десятки Гц, этот триггер также выполняет функцию защиты от дребезга. Под дребезгом в технике подразумевается, что из-за неидеальности контактной группы одно нажатие на кнопку, замыкание концевого выключателя и т.д. в действительности представляет собой серию замыканий и размыканий коммутируемых цепей в течение малого времени (единицы миллисекунд). Очевидно, что если это время существенно меньше периода тактового сигнала, то на выходе первого триггера, в цепи Q1, одно нажатие на кнопку приведет к одному изменению логического уровня при любом взаимном положении периода времени дребезга и фронта тактового сигнала.

Далее будем воспринимать сигнал в цепи Q1, переходы в которой синхронизированы с CLK, как текущее состояние входа S. Тогда, ввиду особенностей D-триггеров, Q2 имеет смысл предыдущего состояния входа S, так как DD2 задерживает прохождение сигнала на один такт. Сравнив текущее и предыдущее состояние входа при помощи ЛЭ, можно определить, изменился ли сигнал S, и как именно он изменился: имела место установка входа S, его сброс, или любое изменение состояния.

Понять идею, заложенную в схему рис. 6, поможет ее тактовая диаграмма, приведенная для ЛЭ DD3 различных типов. Каждый из типов ЛЭ дает свой результат: схема вырабатывает низкий/высокий уровень E на один период тактового сигнала CLK, продетектировав фронт/срез/любое изменение S. Всего – 6 вариантов использования схемы.

Сигнал S, показанный на рис. 6, имеет дребезг длительностью, не превышающей период тактового сигнала C. Дребезг показан серией логических переходов на переднем и заднем фронтах S. В качестве выходного ЛЭ предлагаются, порой, довольно необычные элементы (например, Исключающее ИЛИ-НЕ, И с инверсией одного входа). На практике такие ЛЭ можно составить из двух ЛЭ разного типа (И, И-НЕ, Исключающее ИЛИ и инвертора). Естественно, вместо того, чтобы инвертировать один из операндов (Q1 или Q2) перед подключением к