DgCXT-met-2024_20241211_rev_15

ЛАБОРАТОРНАЯ РАБОТА №3. ИССЛЕДОВАНИЕ СХЕМ ТРИГГЕРОВ: ЗАДАНИЕ

Установите на лабораторный стенд накладку лабораторной работы №3 (см. рис. 1), включите питание и запустите на стенде лабораторную работу №3, кратко обозначенную в меню как «Триггеры». Для этого при помощи кнопок «►» и «◄» выберите нужный пункт в меню, а затем при помощи кнопки « » запустите процесс загрузки файла с конфигурацией в память ПЛИС. Убедитесь в том, что стенд включил индикатор «Работа», а дисплей стенда выводит сообщение «Работа выполняется».

Рис. 1. Накладка «Работа №3. Исследование схем триггеров»

Соберите схему простейшего RS-триггера на ЛЭ типа 2ИЛИ-НЕ (см. рис. 2). Обратите внимание, что схема собирается на элементах из блока «Логические элементы». Кнопки уже соединены со светодиодами, а в качестве индикаторов выходных сигналов триггеров используются любые светодиоды соответствующего блока, уже имеющие резисторы и катоды, подключенные к «земле».

Рис. 2. Схема RS-триггера на ЛЭ с активными высокими уровнями входов

Подключите канал №1 осциллографа к цепи R, канал №2 – к S, канал №3 – к выходу схемы триггера Q. Включите в осциллографе режим самописца с масштабом по оси времени 1 секунда в клетке. Установите для всех каналов масштабы по осям напряжений 2 В. Разнесите лучи каналов по вертикали так, чтобы они хорошо читались. Убедитесь в том, что кратковременное нажатие на кнопку SA1 (выдает сигнал сброса в цепь R) выключает светодиод

DL1, на SA2 (выдает сигнал установки в цепь S) – включает его, а состояние DL2 всегда противоположно состоянию DL1. Сбросьте триггер нажатием на SA1.

Получите и сфотографируйте осциллограмму следующего вида: 3-4 нажатия на SA2, сопровождающиеся установкой триггера, затем 3-4 нажатия SA1, сопровождающиеся сбросом триггера, и так – 2-3 раза. Для удобства получения фотографии пользуйтесь кнопкой осциллографа «стоп» для временной остановки процесса обновления экрана.

Нажмите и удерживайте одновременно две кнопки. Внесите в протокол наблюдений состояния светодиодов DL1, 2.

Разберите схему RS-триггера, полностью сняв все монтажные провода со стенда.

Соберите схему для исследования триггера-защелки (рис. 3), реализованного на ПЛИС в блоке №1 (левый верхний угол зоны «Выводы ПЛИС»). Данный триггер построен на примитиве LATCH используемой ПЛИС.

За управление входом разрешения E отвечает мультивибратор низкой частоты (менее 1 Гц), построенный на ЛЭ DD1.1, резисторе R1 и конденсаторе C1. На вход D поступает более высокая частота (несколько Гц) от мультивибратора, построенного на компонентах DD1.2, R2 и C2. Состояние выхода триггера Q показывает отдельный светодиод.

DL2

Рис. 3. Схема для исследования триггера-защелки

Подключите канал №1 осциллографа к цепи E, канал №2 – к цепи D, канал №3 – к выходу триггера Q. Убедитесь в том, что светодиоды DL1, 2 отражают работу двух мультивибраторов, а DL3 мигает только при включенном DL2; если DL2 выключен, состояние DL3 неизменно.

Получите и сфотографируйте осциллограмму, иллюстрирующую работу триггеразащелки. На ней должно быть отчетливо видно несколько периодов сигнала E и тот факт, что Q = D (постоянно обновляется), если E = 1, и Q = 0 или Q = 1 (не изменяется), если E = 0.

Не разбирая схем мультивибраторов, соберите схему для исследования универсального RS-D триггера (рис. 4), реализованного на ПЛИС в блоке №2 (левый столбец, средняя строка зоны «Выводы ПЛИС»). Данный триггер является полным аналогом универсального RS-D триггера типа 74HC74 и построен на примитиве DFF ПЛИС.

Обратите внимание, что на данной схеме мультивибраторы поменялись местами: тот, который выдает более высокую частоту для тактовой цепи СLK, на рисунке теперь расположен ниже, а тот, который генерирует низкую частоту цепи D – выше. Подключите канал №1 осциллографа к цепи D, канал №2 – к цепи CLK, канал №3 – к выходу триггера Q.

Убедитесь в том, что DL1 (цепь CLK) продолжает мигать часто, DL2 (цепь D) – реже, а поведение DL3 (выход Q) повторяет DL2 с некоторой небольшой и непостоянной задержкой.

Получите и сфотографируйте осциллограмму, на которой виден процесс записи бита D в триггер. Для этого используйте функцию стоп-кадра осциллографа и настройте масштаб по оси времени так, чтобы в кадр помещался 1 срез и 1 фронт сигналов D и Q.

Рис. 4. Схема для исследования универсального RS-D триггера

Исследуйте функциональность RS-триггера собранной схемы. Для этого поочередно заземляйте монтажным проводом входы R и S триггера, наблюдая за его поведением при помощи светодиодов и осциллографа. Кратко словами зафиксируйте результаты наблюдений в протоколе. Имейте ввиду, что никуда не подключенные входы R и S воспринимаются триггером как лог. «1» благодаря встроенным в ПЛИС высокоомным резисторам подтяжки входов к линии питания.

Используя те же уже собранные схемы мультивибраторов, соберите схему для исследования D-триггера с разрешением (рис. 5), реализованного на ПЛИС в блоке №3 (левый столбец, нижняя строка зоны «Выводы ПЛИС»). Данный триггер соответствует примитиву DFFE ПЛИС.

Канал №1 осциллографа должен быть по-прежнему подключен к цепи D, канал №2 – к CLK. Канал №3 подключите ко входу разрешения Е, а канал №4 – к выходу схемы Q.

Рис. 5. Схема для исследования D-триггера с разрешением

Настройте масштаб по оси времени осциллографа так, чтобы в кадр помещалось 5-6 периодов сигнала D. Изменяя состояние входа E кнопкой, получите осциллограмму, которая содержит несколько периодов D, Q при Е = 0 и несколько – при Е = 1.

Используя только один мультивибратор, генерирующий сигнал CLK, соберите схему для исследования синхронного JK-триггера (рис. 6), реализованного на ПЛИС в блоке №6

(средний столбец, нижняя строка зоны «Выводы ПЛИС»). Данный триггер построен на примитиве JKFF ПЛИС.

Рис. 6. Схема для исследования синхронного JK-триггера

Канал №1 осциллографа подключите к цепи CLK, каналы №№2 и 3 – к входам J и K триггера, канал №4 – к выходу триггера Q. Установите масштаб по оси Х порядка 1 с в клетке.

При помощи функции стоп-кадра осциллографа получите и сфотографируйте осциллограмму работы схемы, действуя согласно следующему сценарию:

нажать и отпустить SA1 (J);

нажать и отпустить SA2 (K);

(еще раз) нажать и отпустить SA1 (J);

(еще раз) нажать и отпустить SA2 (K);

одновременно нажать и отпустить обе кнопки.

Состояние кнопок меняйте (нажимайте, отпускайте) примерно один раз в секунду.

ПЛИС для данной лабораторной работы также реализует синхронный RS-триггер, синхронный T-триггер, а также несколько ЛЭ, зарезервированных для построения более сложных схем в будущем. При наличии времени и по желанию выполняющие лабораторную работу могут убедиться в том, что синхронный RS-триггер (примитив SRFF ПЛИС), фактически, аналогичен синхронному JK-триггеру, а синхронный Т-триггер ведет себя как JK-триггер, у которого сигналы J и K объединены вместе в одну цепь T: J = K = T.

ЛАБОРАТОРНАЯ РАБОТА №3. ИССЛЕДОВАНИЕ СХЕМ ТРИГГЕРОВ: ШАБЛОН ОТЧЕТА

Составьте отчет по лабораторной работе, включив в него перечисленное в шаблоне ниже.

Схема RS-триггера на ЛЭ 2ИЛИ-НЕ приведена ниже.

Исследованная схема RS-триггера на ЛЭ

Осциллограмма работы исследованной схемы приведена на рис. 2.

Осциллограмма работы RS-триггера на ЛЭ

На осциллограмме укажите нумерованными стрелками характерные события: установка триггера, сброс триггера. Ниже приведите текстовое описание наблюдаемому:

Как видно, подача уровня лог. «…» устанавливает триггер (события №№ …). Повторная подача того же уровня приводит (не приводит) к изменению состояния выхода схемы (события №№ …). Подача уровня лог. «…» сбрасывает триггер (события №№ …), повторная подача того же уровня приводит (не приводит) к изменению состояния схемы (события №№ …).

попытке одновременного снятия двух активных уровней фактически, согласно рис. 2, состояние схемы должно измениться на…

Схема, использованная для исследования триггера-защелки, приведена ниже.

Схема для исследования триггера-защелки

Осциллограмма работы исследованной схемы приведена на рис. 4.

Осциллограмма работы триггера-защелки

На осциллограмме выделите нумерованными рамками и стрелками характерные интервалы и события: триггер в режиме прозрачности, переход в режим хранения, триггер в режиме хранения, переход в режим прозрачности. По аналогии с приведенным выше, приведите словесное описание результатам наблюдений.

Схема, использованная для исследования универсального RS-D триггера, приведена ниже.

ЛАБОРАТОРНАЯ РАБОТА №4. РЕГИСТРЫ И СЧЕТЧИКИ: ОПИСАНИЕ

Цели работы – собрать и исследовать несколько несложных схем последовательностной логики на триггерах: асинхронный счетчик, параллельный регистр, кольцевой счетчик, сдвиговый регистр. Для асинхронного счетчика исследуется эффект накопления задержки тактовых импульсов, для схем кольцевого счетчика и сдвигового регистра – схема начального сброса на основе RC-цепи и буферных ЛЭ. Источником тактового сигнала служит мультивибратор на инвертирующем триггере Шмитта.

Простейшие электронные микросхемы и схемы последовательностной логики, которые можно построить на триггерах – это счетчики и регистры. В предыдущей лабораторной работе были подробно изучены триггеры нескольких типов, в том числе, универсальный триггер, построенный на основе примитива DFF ПЛИС, который сочетает в себе функциональность D- и RS-триггера, или, как еще говорят, является D-триггером с асинхронными входами установки и сброса.

На этом триггере при помощи вспомогательных ЛЭ, в принципе, можно построить любое устройство последовательностной логики. Остановимся на схемах, которые не слишком сложны в сборке и анализе.

Самая простая схема на универсальных триггерах – это схема параллельного регистра. Параллельный регистр – устройство, способное хранить несколько битов данных, которые можно рассматривать и как комбинацию независимых битов каждый со своим смыслом, и как число. Если у N триггеров соединить тактовые входы, объединить входы D и выходы Q триггеров в шины, то по фронту тактового входа вся схема будет запоминать многоразрядную кодовую комбинацию или число с входной шины. То, что занесено в память регистра, доступно на его выходе – шине такой же разрядности, как и D.

Простейший параллельный регистр

Тактовая диаграмма такой схемы предельно проста: по каждому фронту сигнала CLK данные, присутствующие на входе D[n..0], записываются в регистр и поступают на выход Q[n..0], т.е. для любого i-го такта справедливо выражение D[n..0]i= D[n..0]i-1. Использованная форма записи имен шин, т.е. групп сигналов, имеющих общий смысл, вида имя_шины[старший_индекс..младший_индекс], является общепринятым во многих современных программных средах для разработки цифровых интегральных схем и конфигураций микросхем ПЛИС.

Данные (или число), хранимые параллельным регистром, показанным на рис. 1, непосредственно после подачи питания на схему не определены, и являются случайным набором битов. В некоторых случаях это не является проблемой с точки зрения функционирования схемы, использующей регистр, в других случаях это совершенно недопустимо. Для того чтобы задать, какое значение будет храниться в том или ином триггере схемы после подачи питания,

используют D-триггеры с входами асинхронной установки и сброса , например, такие, как были исследованы в предыдущей работе.

Эти входы подключаются к схеме начальной инициализации, или, как еще говорят, схеме начального сброса. Требования к схеме начального сброса предельно просты: после включения питания схема должна выдать на свой выход логический ноль в течение времени, достаточного для сброса всех подключенных триггеров. Обычно длительность импульса сброса измеряется временами в несколько мс, что с лихвой перекрывает потребности любой последовательностной логики.

Самая простая схема начального сброса состоит из одного резистора и одного конденсатора, см. Рис. 2, а.

Варианты простых схем начального сброса:

RC-цепь с активным низким уровнем сигнала сброса (а), RC-цепь с активным высоким сигналом сброса (б), RC-цепь с активным низким уровнем сигнала сброса и диодом быстрого перезапуска (в),буферизованная RC-цепь с активным низким уровнем сигнала сброса и диодом быстрого перезапуска (г)

После включения питания (цепь VCC) напряжение питания UП достаточно быстро достигает уровня, достаточного для функционирования микросхем. Если постоянная времени RC-цепи значительно превышает время, за которое UП достигает рабочих значений, то последним можно пренебречь. После подачи питания конденсатор не может зарядиться мгновенно, напряжение на его верхней обкладке нарастает по экспоненциальному закону. В течение некоторого интервала времени t напряжение конденсатора UС остается ниже порога переключения цифровых микросхем UПОР, и воспринимается ими как уровень лог. «0» (см. рис. 3, а). Длительность интервала времени t является, таким образом, длительностью импульса сброса (или начальной инициализации) схемы, подключенной к RC-цепи.

Определить длительность импульса сброса проще всего, вспомнив выражение, описывающее изменение во времени напряжения на конденсаторе интегрирующей цепи, на которую подано напряжение величиной UП в момент времени t = 0:

( ) = П (1 − −⁄ ), где = RC.

Подставив C( ) = ПОР (где ПОР – пороговое напряжение ЛЭ), получим выражение для длительности импульса сброса:

ПОР = П (1 − − ⁄ ), = − ∙ ln (1– ПОР)

П

Приняв для ЛЭ типа КМОП ПОР ≈ 2П, получим

= − ∙ ln(0.5) ≈ 0.7 ∙ .

Обратите внимание, что для ЛЭ и иных цифровых микросхем разных серий и с разными пороговыми напряжениями безразмерный коэффициент 0.7 в выражении (2) будет другим.

В случае, если инициализируемое устройство имеет асинхронные входы, используемые для начального сброса, с активными высокими уровнями, используется схема, показанная на рис. 2, б. Ее принцип действия аналогичен описанному, однако, в течение времени t на выходе действует не уровень лог. «0», а лог. «1», а временная зависимость напряжения на выходе описывается выражением ( ) = П ∙ −⁄ .

Когда напряжение питания отключается на небольшое время, меньшее, чем , UП быстро падает почти до нуля, а конденсатор в цепи сброса не успевает разрядиться в цепь питания VCC через резистор, и повторная подача питания не приводит к выработке нового импульса сброса. Вместе с тем, даже кратковременное отключение питания может повредить данные, хранимые в триггерах и регистрах, и схема может повести себя непредсказуемо. Чтобы избежать этого эффекта, в схему сброса вводят небольшое усовершенствование – диод, включенный параллельно резистору (см. рис. 2, в). Благодаря этому диоду при отключении питания разрядка конденсатора до уровня не более 0.7 В происходит мгновенно, и даже кратковременное отключение питания приводит к корректному перезапуску схемы с правильной начальной инициализацией (см. рис. 3, б). Если схема построена на логических микросхемах, имеющих встроенные защитные диоды (подробно вопрос защитных диодов на входах ЛЭ рассмотрен в главе, посвященной схемам мультивибраторов), то, фактически, дополнительный диод уже присутствует в каждой микросхеме, и устанавливать его отдельно нет необходимости.

Чаще всего сигнал сброса поступает сразу на несколько триггеров или микросхем последовательностной логики, и RC-цепь для повышения нагрузочной способности цепи сброса оказывается полезно буферизовать, например, при помощи ЛЭ, как показано на рис. 2, г. В схеме, где присутствуют микросхемы, имеющие разные активные уровни входов сброса/асинхронной записи, достаточно иметь всего одну схему генерирования импульса начального сброса. Получить сигнал RESET с разными активными уровнями проще всего при помощи элемента НЕ.

На практике вместо RC-цепей также часто используются специальные микросхемыгенераторы сигнала сброса, еще называемые супервизорами питания, такие, как когда-то популярная DS1233. Фактически они представляют собой компараторы со встроенными точными источниками опорного напряжения, управляющие одновибраторами, чаще всего, имеющими выход с открытым коллектором. Как только напряжение питания опускается ниже установленного уровня, выход такой микросхемы переходит в лог. «0». После того, как напряжение питания оказывается выше порога срабатывания, цепь сброса удерживается в состоянии лог. «0» еще некоторое время, являющееся паспортной характеристикой супервизора питания.

Действительно сложные интегральные микросхемы, такие, как микроконтроллеры, зачастую имеют встроенные супервизоры питания и в действительности не требуют ни RC-цепи сброса, ни внешних супервизоров. Резистор подтяжки подключается ко входу сброса таких микросхем, чтобы задать на нем высокий уровень напряжения, а конденсатор, формирующий вместе с резистором RC-цепь, аналогичную показанному на рис. 2, а, в принципе, можно исключить или ограничиться небольшим номиналом порядка 10 нФ.

Когда речь идет об инициализации схемы, которую реализует конфигурация ПЛИС, зачастую, за ее асинхронный сброс, если он требуется, отвечает микроконтроллер, который, в том числе, конфигурирует эту ПЛИС, как это и сделано в используемом лабораторном стенде.

Следующая простейшая схема последовательностной логики, которая легко строится на триггерах – асинхронный двоичный суммирующий счетчик.

Вообще, счетчики – устройства, подсчитывающие количество импульсов, поступивших на их тактовый вход. Простейший счетчик – двоичный, ведет подсчет в двоичном коде. Разрядностью счетчика называется количество битов, составляющих подсчитанное число. Естественным образом это количество битов равняется числу триггеров, присутствующих в схеме счетчика. Суммирующий счетчик ведет счет на увеличение. В то же время существуют вычитающие счетчики, которые ведут обратный отсчет – на уменьшение.

Один Т–триггер, по сути, является одноразрядным счетчиком. Имея один разряд, он считает до одного, включая ноль. Тактовая диаграмма Т-триггера хорошо известна: меняя состояние на противоположное по каждому фронта входного сигнала CLK, подключенного к его входу C, он, фактически, делит входную частоту на два (см. рис. 4, сигналы СLK и Q0).

подключить к тактовый вход второго Т-триггера, тот будет устанавливаться всякий раз, когда первый триггер сбрасывается. Установка же первого триггера не будет влиять на второй.

Очевидно (см. рис. 4) при этом второй триггер поделит частоту, действующую на выходе первого триггера, на 2, то есть входная тактовая частота всей схемы окажется поделенной уже на 4. Рассуждая аналогично, можно показать, что третий триггер поделит входную частоту уже на

8, четвертый – на 16 и так далее. Цепочка Т-триггеров, соединенных выходами и тактовыми входами, называется асинхронным суммирующим счетчиком (см. рис. 5).

Схема простейшего 4-разрядного асинхронного суммирующего счетчика

Запишем состояния триггеров на каждом такте, пронумеровав их с нуля, в виде таблицы (табл. 1). Как нетрудно увидеть, получаемое на каждом такте сочетание битов на выходе счетчика представляет собой увеличивающееся двоичное число. Если перевести его в шестнадцатеричную форму записи, получится набор значений, показанный в колонке Q[3..0]. На шестнадцатом такте,

очевидно, выход первого триггера обнулится, тогда в цепи 0 возникнет фронт сигнала. Он