DgCXT-met-2024_20241211_rev_15

напряжения. Опорное напряжение, как правило, задает максимальное значение входного сигнала. Например, при опорном напряжении 1.5 В и четырехразрядном АЦП квант преобразования будет равен 1.5/(24-1) = 1.5/(16-1) = 0.1 В.

На результат преобразования аналогового сигнала в цифровой код также оказывают влияние такие погрешности, как сдвиг нуля, ошибка масштаба и нелинейность характеристики преобразования, подробно рассмотренные выше для ЦАП.

Скоростные (динамические) возможности АЦП определяются его производительностью или скоростью получения отсчетов (англ. Sampling Rate). Она измеряется количеством отсчётов в секунду (kSPS – kilo-Samples per Second, MSPS – Mega-Samples per Second, GSPS – Giga-Samples per Second). Величина, обратная производительности, задаёт временной интервал между отсчетами.

Апертурная неопределенность (или апертурная дрожь, англ. Jitter) является ещё одним динамическим параметром, определяющим качество преобразования скоростных сигналов. Апертурная неопределенность – это дрожание во времени момента получения отсчета.

Рассмотрим конструкции функциональных узлов, которые, помимо стандартных ЛЭ, реализуются в конфигурации ПЛИС и используются для сборки схемы АЦП, а вернее, его части

– РПП.

Электрическая схема 5-разрядного кольцевого счетчика RCNT5 (а), его УГО в ПО

Quartus Prime (б) и согласно ЕСКД (в)

Первым таким узлом является типовой 5-битный кольцевой счетчик RCNT5 с асинхронной параллельной загрузкой данных с шины D[4..0]. Кольцевой счетчик, как известно,

представляет собой сдвиговый регистр, выход которого замкнут на вход: в цепочке D-триггеров DFFE выход Q каждого предыдущего триггера подключен ко входу D следующего, а выход последнего – ко входу первого (см. рис. 8, а). На каждом такте слово, которое хранится в кольцевом счетчике, циклически сдвигается на 1 бит в сторону старшего.

Небольшой комментарий требуется только системе асинхронной параллельной загрузки. Она реализована на группе ЛЭ 2ИЛИ и инверторов. Если на вход ALDn подан уровень лог. «0», то или на входе установки PRN, или на входе сброса CLRN примитивов DFFE окажется активный уровень нуля, а на каком именно – определяется входным битом Dn (где n = 0…4). Если этот бит равен нулю, лог. «0» поступит на CLRN, иначе – на PRN, и триггер установится в 0 или 1 соответственно, вне зависимости от состояния тактового сигнала.

Второй узел – массив синхронных JK-триггеров JKFF4. По сути, он является набором из 4 триггеров соответствующего типа (JKFF) с общим тактовым входом. Входы асинхронного сброса и установки триггеров не используются и подключены к лог. «1» (цепь VCC, см. рис. 9,

а).

Электрическая схема 4-разрядного массива JK-триггеров JKFF4 (а), его УГО в ПО

Quartus Prime (б) и согласно ЕСКД (в)

Третий узел – стандартный 4-разрядный параллельный регистр с разрешением записи и без асинхронных входов управления. Он представляет собой группу из 4-х примитивов DFFE, у которых объединены тактовые входы и входы разрешения работы ЕNA. Если Е = 1, то по ближайшему фронту тактового сигнала С регистр запомнит 4-разрядное слово D[3..0] и выдаст его на шинный выход Q[3..0].

ЛАБОРАТОРНАЯ РАБОТА №7. ИССЛЕДОВАНИЕ СХЕМ ЦАП И АЦП: ЗАДАНИЕ

Установите на лабораторный стенд накладку лабораторной работы №7 (см. рис. 1), включите питание и запустите на стенде лабораторную работу №7, обозначенную в меню как «ЦАП и АЦП». Для этого при помощи кнопок «►» и «◄» выберите нужный пункт в меню, а затем при помощи кнопки « » запустите процесс загрузки файла с конфигурацией в память ПЛИС. Убедитесь в том, что стенд включил индикатор «Работа», а дисплей стенда выводит сообщение «Работа выполняется».

Накладка «Работа №7. Исследование схем ЦАП и АЦП»

Обратите внимание, в данной работе вновь используется общий тактовый вход CLK. Все функциональные узлы, требующие тактирования (кольцевой счетчик, регистр, массив синхронных JK-триггеров), получают его из одного входа всей зоны «Выводы ПЛИС».

Соберите схему для исследования принципа действия ЦАП на основе матрицы резисторов R-2R (см. рис. 2). В качестве элементов 2И используйте ЛЭ, реализованные на ПЛИС,

не перепутайте их с ЛЭ 2И-НЕ, представленными в стенде микросхемой 74HC00.

В качестве элементов SB0-3 используйте движковые переключатели, расположенные в нижней части платы лабораторного стенда. Обратите внимание, что токоограничительные резисторы для светодиодов и сами светодиоды, связанные с переключателями, а также резисторы на 2 и 1 кОм, образующие матрицу R-2R, ее выходной RC-фильтр (1 кОм, 1 нФ) уже встроены в плату стенда. Требуется лишь соединить выходы переключателей со входами ЛЭ, а выходы ЛЭ – с матрицей R-2R и 7-сегментным индикатором.

ЛЭ установлены в схеме в качестве буферов. Это связано с тем, что последовательно подвижному контакту переключателей в плате стенда установлены защитные резисторы на 100 Ом (на схеме не показаны), которые могли бы исказить результаты измерений. Более того, в схеме АЦП источником сигналов для ЦАП будет именно ПЛИС с ее характерными напряжениями логических уровней, а не переключатели, и исследовать резисторную матрицу R- 2R следует именно так, как она будет задействована далее в схеме АЦП.

Подключите канал №1 осциллографа к выходу любого ЛЭ на рис. 2. Настройте автоматический режим синхронизации, масштаб по оси времени порядка 25-100 мс в клетке, по оси Y – 0.5 В в клетке. Измерьте уровень напряжения лог. «1» ЛЭ. Переподключите канал №1 осциллографа к выходу схемы (DAC_OUT).

Изменяя состояние переключателей, средствами осциллографа снимите зависимость выходного напряжения матрицы R-2R от числа, формируемого битами DAC3-DAC0. При снятии

зависимости изменяйте входное число в одном направлении (например, в сторону увеличения от 00002 к 11112). Контролировать правильность установки очередного числа проще всего при помощи 7-сегментного индикатора HG1, показывающего его в 16-ричном виде.

Схема для исследования ЦАП на матрице R-2R

Соберите схему 4-разрядного АЦП последовательных приближений, входным сигналом которого является напряжение с потенциометра R2, согласно рис. 3. В его основе лежит РПП (регистр последовательных приближений), построенный на функциональных узлах DD2DD10.

Пятиразрядный кольцевой счетчик DD2 требует инициализации переключателем SB1,

который в начале работы схемы следует кратковременно перевести из положения лог. «1»

влог «0» и обратно. В этот момент в счетчик асинхронно загружается число со входов D0…D4, равное, как видно из схемы, 000012 (входы D1-D4 счетчика заземлены, а на D0 присутствует встроенный в ПЛИС резистор подтяжки к питанию, на схеме не показанный).

После возвращения SB1 в лог. «1» от такта к такту единица перемещается с выхода Q0 на Q1, далее на Q2 и т.д.; в конце цикла работы РПП единица переносится с Q4 в Q0, и схема начинает работать с начала. Очевидно, что единица присутствует лишь на одном выходе DD2.

Поскольку единица на выходе Q0 кольцевого счетчика DD2 присутствует на первом такте работы РПП, соответствующая ему цепь обозначена как START. В начале цикла работы РПП устанавливается старший бит DAC3 на выходе массива JK-триггеров DD3, формирующего управляющий сигнал ЦАП DAC[3..0] (название цепи происходит от от англ. Digital to Analog Converter). Остальные биты DAC2-DAC0 сбрасываются благодаря трем ЛЭ DD8-10. Состояние DAC[3..0] = 10002 соответствует ситуации, в которой аналоговый компаратор DA1 определяет, превышает ли входное напряжение VIN половину полной шкалы АЦП.

На следующем такте Q1 = 1. Этот уровень устанавливает триггер, выдающий сигнал DAC2, и одновременно с этим сбрасывает DAC3, но только при условии, что установка DAC3 уже привела к тому, что компаратор DA1 единицей в цепи CMP показал: напряжение на выходе ЦАП (DAC_OUT) уже превысило входное напряжение АЦП VIN. За сброс бита DAC3 отвечает ЛЭ DD4. В течение данного такта компаратор DA1 «выясняет», следует ли оставить установленным второй по старшинству бит DAC2, для того, чтобы напряжение на выходе ЦАП стало еще ближе к входному напряжению VIN.

Далее логика работы регистра последовательных приближений повторяется вплоть до момента, когда при Q3 = 1 кольцевой счетчик «взвесил» самый младший бит DAC0, далее он, по необходимости, сбросился при Q4 = 1, и схема вернулась в состояние Q0 = 1, Q2…4 = 0. Именно

вэтот момент времени состояние шины DAC[3..0] отражает результат завершившегося

преобразования, и он сигналом Q0 = START = 1 переносится в параллельный регистр хранения DD11, число с которого выводится на 7-сегментный индикатор. С учетом того, что массив JKтриггеров никак не инициализируется, очевидно, что самый первый цикл работы данного АЦП дает случайный результат.

Схема 4-разрядного счетного АЦП последовательных приближений

Убедитесь в работоспособности схемы. Для этого, вращая ручку потенциометра, пронаблюдайте плавное изменение числа, выводимого на 7-сегментный индикатор, в диапазоне 016…F16. Продемонстрируйте работоспособную схему преподавателю.

Подключите канал №1 осциллографа к цепи VIN, масштаб 0.5 В в клетке. Уменьшите входное напряжение до нуля. Медленно вращая ручку потенциометра по часовой стрелке, снимите зависимость отображаемого схемой результата преобразования OUT[3..0] от входного напряжения VIN (для измерения последнего пользуйтесь автоматической функцией осциллографа). При этом делайте паузу в увеличении напряжения и записывайте результат измерения сразу после того, как результат преобразования изменился.

Установите такое входное напряжение схемы, которое соответствует числу на выходе, равному номеру вашего варианта (если номер варианта больше 15-ти, т.е. F16, вычтите из номера варианта число 10).

Канал №1 осциллографа уже подключен к цепи VIN. Измените масштаб канала по оси Y на 1 В в клетке. Подключите канал №2 к цепи DAC_OUT (выход ЦАП), настроив масштаб по оси Y 1 В в клетке. Совместите нули каналов №№1 и 2. Канал №3 подключите к цепи START, №4

– к выходу компаратора CMP. Настройте синхронизацию по фронту сигнала в канале №3. Подберите такой масштаб по оси времени и такое горизонтальное смещение осциллограммы, чтобы на экране максимум места занял один цикл работы схемы (т.е. один период сигнала START от среза до среза).

Средствами осциллографа (курсорами или функцией измерения) измерьте напряжение в цепи VIN и сфотографируйте осциллограмму.

Вращая ручку потенциометра по часовой и против часовой стрелки, посмотрите, как РПП подбирает число DAC[3..0] с тем, чтобы напряжение на резисторной матрице ЦАП в конце цикла работы РПП оказалось как можно ближе к входному напряжению VIN. В отчете отразите, соответствуют ли ваши наблюдения описанному выше принципу действия РПП.

ЛАБОРАТОРНАЯ РАБОТА №7. ИССЛЕДОВАНИЕ СХЕМ ЦАП И АЦП: ШАБЛОН ОТЧЕТА

Составьте отчет по лабораторной работе, включив в него перечисленное в шаблоне ниже.

Исследованная схема 4-разрядного ЦАП на резисторной матрице R-2R

В результате исследования ЦАП с матрицей R-2R была получена экспериментальная зависимость напряжения в цепи DAC_OUT от входного числа DAC[3..0]. Сравнение данной и теоретически рассчитанной зависимости приведено в табл.1 и на рис. 2.

Приведите формулу и пример расчета 1-2 теоретических значений UDAC_OUT. Здесь и далее в расчетах вместо UП используйте измеренный при выполнении работы уровень лог. «1» на выходах ЛЭ, реализованных в ПЛИС.

График экспериментальной и теоретически рассчитанной зависимостей выходного напряжения ЦАП от управляющего числа

Как видно, теоретически рассчитанная зависимость в целом совпадает / существенно не совпадает с экспериментальной. Это подтверждает корректность эксперимента / расхождения объясняются тем, что …

Интегральная нелинейность ЦАП составляет: UИ = … В. Она была определена следующим образом: …

Исследованная схема 4-разрядного АЦП последовательных приближений

В результате исследования АЦП последовательных приближений была получена экспериментальная зависимость результата преобразования OUT[3..0] от входного напряжения. Сравнение данной зависимости с теоретически рассчитанной приведено в табл.2 и на рис. 4.