DgCXT-met-2024_20241211_rev_15

Если выходным сигналом PWM схемы ШИМ-модулятора является сигнал A < B, то уровень лог. «1» удерживается на ее выходе с начала цикла до момента, когда выполняется условие A = B. Для того чтобы определить число тактов генератора, в течение которого выполняется это условие, очевидно, нужно воспользоваться элементарным соотношением x = B. Тогда для цикла №1 (см. рис. 2), где B = 2, длительность удержания лог. «1» на выходе A < B

составляет 2 TCLK, для цикла №2 – 3 TCLK и т.д. При этом подача на схему числа B = 0 приведет к тому, что логических единиц на выходе схемы возникать вообще не будет, а если B = 2n – 1, в цикле работы опорного счетчика будет присутствовать один тактовый период с лог. «0» на выходе. Коэффициент заполнения, равный отношению длительности импульса к периоду выходного сигнала, можно будет определить, соответственно, по формуле

Если выход схемы PWM формируется сигналом A < B, то длительность удержания лог. «1» увеличивается на единицу, т.к. при выполнении условия A = B на выходе все еще действует лог. «1». Соответственно, коэффициент заполнения оказывается равен

т.е. ШИМ-генератор способен выдать постоянный уровень лог. «1», но не способен выдать постоянный уровень лог. «0».

Для случая, когда используется сигнал A > B, зависимость длительности импульса и коэффициента заполнения выходного сигнала от B – обратная: чем больше B, тем меньше коэффициент заполнения. Нетрудно догадаться, что с учетом (1) для данного случая справедливо соотношение

Точно также случай, когда PWM = A > B, описывается выражением

Случай, когда опорный счетчик реверсируется в конце каждого цикла, используется в так называемых многоканальных центрированных ШИМ-генераторах. Они применяются при управлении, например, трехфазными электродвигателями, когда для каждой из фаз двигателя создается ШИМ-сигнал, коэффициент заполнения которого пропорционален значению синуса общего аргумента со сдвигами фаз в 0, 120 и 240 , соответственно. При этом для всех трех каналов используется один опорный счетчик, подключенный к трем компараторам. Компараторы для каждой из фаз, естественно, свои. При работе трехфазного электродвигателя со схемой включения обмоток «треугольник» ток течет между тремя выходами ШИМ-генератора, и не течет через цепь GND. То, что выходные импульсы ШИМ-генератора выровнены по центру, позволяет оптимизировать импульсную нагрузку на источник питания, так как сигналы на выходах генератора меняют свое состояние всегда в разные моменты времени. Принцип действия трехканального центрированного ШИМ-генератора на реверсируемых счетчиках иллюстрируется рис. 3.

В настоящее время цифровые ШИМ генераторы применяются для управления нагрузками практически любого типа – от осветительных приборов до электродвигателей. Главным их достоинством является высокий КПД, в ряде случаев превосходящий 90%.

A>BФ1

t

A>BФ2

t

A>BФ3

t

К объяснению принципа действия трехканального центрированного ШИМ-генератора

Если нагрузкой является осветительный прибор или нагреватель, выход ШИМ-генератора буферизуется мощным транзисторным ключом, который непосредственно включает и выключает нагрузку. Фактически, если речь идет об осветительном приборе, он работает не с плавно изменяемой мощностью, а в импульсном режиме. Однако если несущая частота ШИМ, т.е. частота следования импульсов в цепи PWM, составляет хотя бы десятки-сотни Гц, она уже неразличима глазом, и работа осветительного прибора воспринимается как непрерывная с плавно изменяемой яркостью. Именно так регулируется яркость подсветки современных ЖК-дисплеев.

Вслучаях, когда речь идет об управлении мощными нагрузками, для которых вышеописанный импульсный режим нежелателен, на выходы ШИМ-генераторов устанавливаются полумосты на мощных полевых транзисторах, работающие под управлением специальных микросхем-драйверов, а после них – LC-фильтры. Потери в правильно рассчитанных фильтрах малы (и индуктивность, и емкость рассеивают активную мощность исключительно ввиду их неидеальности, но не в силу своей природы, как резистор) и КПД остается весьма высоким. Если частота среза фильтра существенно ниже несущей частоты ШИМ, на выходе фильтра получается напряжение, равное коэффициенту заполнения D, умноженному на напряжение питания полумоста на транзисторах. Пульсация в выходном напряжении пропорциональна коэффициенту передачи фильтра на несущей частоте ШИМ и тем ниже, чем больше постоянная времени фильтра. Обычно пульсация не превышает нескольких процентов от напряжения питания выходных каскадов силового ШИМ-генератора, также часто называемого инвертором. Подробно данные вопросы изучаются в специальном разделе схемотехники, который обычно называют «импульсной техникой».

При управлении электродвигателями фильтры могут как присутствовать (для снижения уровня помех, генерируемых прибором), так и отсутствовать, поскольку индуктивность обмоток двигателя сама по себе интегрирует напряжение, восстанавливая ток, пропорциональный коэффициенту усиления. То же касается таких решений, как мощные аудио-усилители с высоким КПД на основе ШИМ.

Всхемах обработки данных и сигналов ШИМ-генератор можно использовать в качестве простого цифроаналогового преобразователя (ЦАП), формирующего на своем выходе напряжение, пропорциональное числу B.

Достоинством такого ЦАП является чрезвычайная простота: он строится на стандартных цифровых микросхемах или цифровых блоках, присутствующих в микроконтроллерах или

ПЛИС. Для того чтобы превратить ШИМ-сигнал в напряжение, требуется всего-навсего добавить на выход схемы RC-фильтр с достаточно большой постоянной времени. Среднее значение напряжения на выходе этого фильтра, т.е. на верхней обкладке конденсатора, можно вычислить формуле, которая следует из простой пропорции:

UС, СР = (1 - D) U(0) + D U(1),

где U(0), U(1) – напряжения, соответствующие логическому нулю и единице на выходе схемы, D – коэффициент заполнения ШИМ-сигнала, выраженный в долях единицы (меняется в пределах

0…1).

Недостатком такого ЦАП является существенное количество шума (пульсаций) на выходе, либо чрезвычайно низкое быстродействие, если постоянная времени выходного RCфильтра излишне велика.

Рассмотрим вопрос пульсаций подробнее. Представим, что в данный момент на выходе ШИМ-генератора присутствует цифровой сигнал с уровнями, характерными для КМОПмикросхем (лог. «0» = 0 В, лог. «1» = UП) с коэффициентом заполнения 50% (меандр). Его можно представить как сумму двух напряжений – постоянного напряжения величиной UП / 2 и прямоугольных импульсов с такой же амплитудой UП / 2 (см. рис. 4, сигнал PWM).

t

К анализу пульсаций на выходе RC-фильтре

Очевидно, что в этом случае на конденсаторе в RC-фильтре сформируется напряжение,

которое также можно представить в виде суммы двух сигналов: постоянного напряжения П и

2

пилообразного напряжения, каждый из полупериодов которого описывается экспоненциальным законом.

Если постоянная времени 1 мала по сравнению с периодом следования импульсов TPWM, то RC-фильтр лишь сгладит фронты ШИМ-сигнала, и амплитуда пульсаций будет практически

равна 2П, а ее двойной размах – напряжению питания (см. диаграмму напряжения UC1 на рис. 4).

Если достаточно велика ( 3) – напряжение на конденсаторе практически не будет отличаться от постоянного (см. диаграмму UC3).

Для заряда конденсатора через резистор R с нулевого начального напряжения до напряжения UП экспоненциальный закон изменения напряжения во времени имеет вид

C(t) = П (1 − e−t⁄ ), где = RC.

Чтобы вывести соотношение, которое позволит оценить амплитуду пульсаций на выходе интегрирующей RC-цепи при обратном ШИМ преобразовании, используем это соотношение для расчета некоторого времени t1, необходимого, чтобы зарядить конденсатор с нулевого начального напряжения до уровня UП/2 – Um (см. рис. 4, временную диаграмму напряжения UC2):

Обозначим = , тогда:

П

− 1⁄ = 0.5 + .

Представим, что, пройдя момент времени t1, конденсатор продолжил заряд. С момента времени t1 форма напряжения на конденсаторе уже будет полностью совпадать с таковой для случая устоявшегося режима работы конденсатора в выходном RC-фильтре ШИМ-генератора. Рассуждая совершенно аналогично, введем некоторое время t2, которое потребуется для заряда конденсатора с нуля до уровня напряжения UП/2 + Um, которое с учетом введенного обозначения для x составит:

− 2⁄ = 0.5 − .

Разделим выражение (7) на выражение (6):

0.5−0.5+ = −( 2− 1)⁄

Оба времени t1 и t2 обозначены на рис. 4. Как нетрудно заметить, их разница при коэффициенте заполнения на выходе ШИМ-генератора в 50% равна половине периода несущей

частоты 2 . С учетом этого (8) можно переписать как:

0.5 − = − ⁄2∙ 0.5 +

Далее, выразим величину x из полученного выражения:

0.5 − = 0.5 ∙ − ⁄2∙ + ∙ − ⁄2∙ , 0.5 (1 − − ⁄2∙ ) = (1 + − ⁄2∙ ).

Окончательно, с учетом введенного обозначения x, получим:

Всиловой электронике приемлемой обычно считается пульсация, не превышающая примерно 100 мВ на фоне нескольких вольт питания. Если ШИМ-генератор используется как ЦАП, напряжение с которого поступает на какие-то аналоговые цепи, необходимо оценивать максимально допустимую амплитуду пульсаций в каждом конкретном случае.

Вточных измерительных приборах такой способ цифроаналогового преобразования применять не рекомендуется ввиду того, что его цепи в любом случае генерируют больше шума, чем хорошо известные ЦАП с резисторами веса или матрицей R-2R.

Очевидно, что разрядность ЦАП, построенного на ШИМ-генераторе, равна разрядности опорного счетчика n: число градаций постоянного напряжения на выходе схемы равняется 2n, включая ноль. При этом если тактовая частота всей схемы фиксирована, увеличение разрядности на один бит ведет к снижению несущей частоты ШИМ вдвое, а амплитуда пульсаций, при неизменной характеристике выходного фильтра, возрастает. На практике ШИМ-генераторы, разрядность которых превышает 10-12 бит, применяются редко.

Рассмотрим конструкции функциональных узлов, которые предлагается использовать в настоящей лабораторной работе для сборки широтно-импульсного модулятора.

Первым узлом является вспомогательный 8-разрядный делитель частоты. Соответствующий модуль разработан в ПО Quartus Prime и называется FDIV. Фактически, модуль представляет собой синхронный счетчик на T-триггерах (примитивы TFF). Элементы 2И, разрешающие работу каждого следующего триггера (см. рис. 13), начиная с 4-го по счету, используют результат работы всех предыдущих элементов 2И.

Это отличается от показанного ранее на рис. 6 в главе «Регистры и счетчики: описание», где используются элементы 3И, 4И (5И, 6И и т.д. для многоразрядных схем). Использованный в данном случае подход позволяет строить сравнительно менее быстродействующие схемы, зато более компактные и эффективные с точки зрения использования элементов. Некоторое снижение быстродействия, которое выражается в ограничении максимальной тактовой частоты (высокая частота в данной работе не нужна), связано с тем, что ЛЭ 2И ставятся цепочкой, в которой время задержки распространения сигнала накапливается при движении в сторону старшего разряда.

а

Рис. 13. Электрическая схема счетчика FDIV (а), его УГО ПО Quartus Prime (б) и согласно ЕСКД (в)

Функциональный узел FDIV, как видно, не имеет выходов, напрямую соединенных с выходами его внутренних триггеров, и как счетчик использован быть не может. Однако он имеет выходы F8, F16…F256, где логическая единица присутствует при установке младших трех, четырех и т.д. вплоть до всех 8-ми битов. Соответственно, на перечисленных выходах лог. «1» появляется один раз в 8, 16, … 256 тактов. Длительность присутствия этого уровня всегда составляет 1 такт и соответствующие выходные цепи могут быть использованы в какой-то схеме для того, чтобы разрешить выполнение некоторой синхронной операции не на каждом такте общего тактового генератора, а реже, на каждом 8-м, 16-м и т.д. Вход ARn, как и ранее,

может быть использован для асинхронного сброса счетчика логическим нулем (например, для начальной инициализации), если такой функционал необходим.

Следующий узел, используемый в работе – стандартный 4-разрядный суммирующий счетчик CNT4 со входом разрешения работы E, входом асинхронного сброса ARn и без какихлибо дополнительных возможностей (см. рис. 14). Снижения максимальной тактовой частоты изза цепочки ЛЭ у данной схемы нет, все ЛЭ на разное число входов (2И, 3И, 4И) получают сигналы

напрямую с триггеров; авторы методических указаний сознательно показывают разные подходы к построению счетчиков для того, чтобы подчеркнуть этот момент.

Фактически данный счетчик является упрощенной версией вышеописанного счетчика с синхронным сбросом (см. рис. 3 в главе «Регистры и счетчики: описание» с комментариями).

а

Рис. 14. Электрическая схема счетчика CNT4 (а), его УГО ПО Quartus Prime (б) и согласно ЕСКД (в)

Более интересная конструкция имеется у реверсируемого счетчика CNT4_UD (название происходит от англ. Up-Down CouNTer), схема которого показана на рис. 15.

а

Рис. 15. Электрическая схема счетчика CNT4_UD (а), триггера 2TRFF (б) УГО счетчика ПО Quartus Prime (в) и согласно ЕСКД (г)

Как видно, он состоит из 4 триггеров 2TRFF которые, в свою очередь, представляют собой Т-триггеры, созданные на основе примитивов DFFE, работа которых разрешается любым из двух

входов Т1 или Т2 (см. рис. 15, б). Если, согласно схеме рис. 15, а, сигнал разрешения поступает на вход Т1 того или иного триггера, счетчик работает как любой из ранее рассмотренных синхронных двоичных суммирующих счетчиков. Когда счетчик работает на декремент, триггеры переключаются под управлением входов Т2. Это очевидно из анализа работы ЛЭ 2ИЛИ-НЕ, 3ИЛИ-НЕ, 4ИЛИ-НЕ, управляющих триггерами №№2, 3 и 4. В режиме работы на декремент каждому более старшему триггеру разрешается инвертирование, если все более младшие триггеры сброшены, и на выходе ЛЭ ИЛИ-НЕ действует лог. «0». Естественно, работа всех триггеров блокируется, если вход разрешения счета схемы Е имеет уровень лог. «0» (тогда для любого триггера без прочих условий справедливо Т1 = Т2 = 0).

Направлением счета управляет вход DIR. При DIR = 1 разрешается работа ЛЭ И на 2, 3 и 4 входа, управляющих триггерами через входы Т1, и счет идет на инкремент. Если же DIR = 0, работа ЛЭ И, как и входов Т1 триггеров, блокируется, а работа ЛЭ ИЛИ-НЕ и входов Т2 наоборот, разрешается благодаря инвертору, подключенному к входному порту DIR, и счет идет на декремент.

Сигналы nMAX и nMIN, которые показывают, что счетчик стоит на максимальном (1112 = 1510) и минимальном (00002 = 010) числе, очевидным образом формируются ЛЭ 4И-НЕ и 4ИЛИ.

Последним функциональным узлом, специально разработанным в виде схемы в ПО Quartus Prime для выполнения настоящей работы, является 4-разрядный компаратор CMP4 (от англ. Comparator), схема которого показана на рис. 16.

Для понимания принципа его действия сначала рассмотрим его составную часть – одноразрядный компаратор CMP1, схема которого показана на рис. 16, г. Одноразрядный компаратор – устройство сравнения двух одноразрядных чисел A и B. Если бы задача сводилась просто к сравнению этих двух битов, то для установки единицы на выходе «A больше B» AGB (от англ. A Greater than B) достаточно было бы применить один ЛЭ 2И и инвертор, исходя из выражения = ∙ ̅ (так как А больше, чем В, только если А = 1 и В = 0). Аналогично для выхода ALB (A Less than B) можно было бы реализовать функцию = ̅∙ . Именно так формируются сигналы цепей AGB_LOC и ALB_LOC, где суффикс «LOC» указывает на то, что данные результаты сравнения являются предварительными, соответствующие цепи – локальными, то есть, они присутствуют только во внутренних цепях функционального узла, и получены исключительно из сравнения уровней на входах А и В схемы, которые, как видно, не являются единственными входами.

Все дело в том, что для создания многоразрядных схем сравнения целых чисел нужно иметь возможность каскадирования 1-битных компараторов с получением многоразрядных схем, для чего им требуются входы для каскадирования, куда подключаются выходы таких же компараторов CMP1, сравнивающих более младшие разряды многоразрядных чисел. Если в результате анализа операндов сравнения А и В в данном 1-битном компараторе имеется решение, какой из них больше, а какой меньше, уровни на входах каскадирования можно игнорировать ввиду того, что сравнение старших разрядов чисел уже дает результат, даже без учета младших. Однако же, если данные (старшие) разряды чисел равны, то за результат сравнения отвечает уже более младший разряд.

Для каскадирования модулей CMP1 служат их входы ALBI, AGBI (от англ. A Less/Greater than B Input). Действительно, если А = В, то AGB_LOC = ALB_LOC = 0, тогда (и только тогда) на выходе ЛЭ 2ИЛИ-НЕ, в цепи AEB_LOC (от англ. A Equal to B Local) действует уровень лог. «1». Он пропускает через пару ЛЭ 2И сигналы AGBI, ALBI на входы двух выходных ЛЭ 2ИЛИ, к которым, на другие входы, подключены, в рассматриваемом случае, сигналы AGB_LOC = ALB_LOC = 0. Таким образом, на выходы AGB и ALB подключаются не AGB_LOC, ALB_LOC, а ALBI и AGBI. Повторим эту логику еще раз и более простыми словами: если для некоторого 1- разрядного компаратора в каскаде, сравнивающем многоразрядные числа, «его» биты операндов равны (два нуля или две единицы), он делегирует принятие решения о неравенстве чисел более младшему 1-разрядному компаратору в этом каскаде.

Для каскадирования компараторов CMP1 с получением 4-разрядной схемы, как видно из рис. 16, а, необходимо соединить выходы AGB и ALB компараторов CMP1, сравнивающих более

младшие биты, со входами каскадирования AGBI и ALBI CMP1, сравнивающих более старшие биты. Выходами всей схемы являются выходы старшего, нижнего по схеме CMP1. Входы каскадирования самого младшего, верхнего по схеме CMP1 следует заземлить, как будто существует еще более младший компаратор CMP1, но он «сообщает» о равенстве «его» битов многоразрядных операндов сравнения.

У схемы есть выход AEB, на него следует вывести единицу, если у старшего CMP1 на выходе AGB = ALB = 0 (A равно B, если неверны утверждения «A больше чем B» и «A меньше, чем B»), и для ее получения на рис. 16, а используется ЛЭ 2ИЛИ-НЕ.

г

Рис. 16. Электрическая схема 4-разрядного компаратора CMP4 (а), его УГО в ПО Quartus Prime (б) и согласно ЕСКД (в), схема 1-разрядного CMP1 (г)

В данной лабораторной работе делитель частоты FDIV применяется для реализации вспомогательной функции автоматического опроса кнопок, управляющих ШИМ-модулятором, с пониженной частотой. Счетчики CNT4 и CNT4_UD вырабатывают для модулятора опорное число А и пороговое В. Ну а рассмотренный 4-битный компаратор, сравнивая числа, вырабатывает ШИМ-сигнал. Помимо описанного выше, в схеме модулятора также применяется несколько стандартных логических элементов, блок вывода символов, пассивные компоненты и светодиод.

ЛАБОРАТОРНАЯ РАБОТА №6. ЦИФРОВОЙ ШИРОТНО-ИМПУЛЬСНЫЙ МОДУЛЯТОР: ЗАДАНИЕ

Установите на лабораторный стенд накладку лабораторной работы №6 (см. рис. 1), включите питание и запустите на стенде лабораторную работу №6, обозначенную в меню как «Цифровой ШИМ». Для этого при помощи кнопок «►» и «◄» выберите нужный пункт в меню, а затем при помощи кнопки « » запустите процесс загрузки файла с конфигурацией в память ПЛИС. Убедитесь в том, что стенд включил индикатор «Работа», а дисплей стенда выводит сообщение «Работа выполняется».

Накладка «Работа №6. Цифровой широтно-импульсный модулятор»

Обратите внимание, в данной работе вновь используется общий тактовый вход CLK. Все функциональные узлы, требующие тактирования (делитель частоты и два счетчика), получают его из одного входа всей зоны «Выводы ПЛИС».

Соберите схему 4-разрядного широтно-импульсного модулятора (ШИМ), показанную на рис. 2.

Как видно, схема тактируется от мультивибратора, собранного на DD1, R1, C1. Его частота составляет, приблизительно, 1 кГц (точное значение частоты для работы схемы не важно). Конденсатор С2 потребуется для экспериментов, и изначально не должен быть подключен к схеме мультивибратора. При сборке схемы подключите только его нижнюю обкладку к земле и заготовьте короткий монтажный провод, чтобы временно подключать его параллельно С1.

Обратите внимание на то, что входы асинхронного сброса ̅̅̅̅ всех счетчиков, а также вход

Е разрешения работы счетчика DD3 подтянуты к питанию резисторами, встроенными в ПЛИС (на схеме не показаны), и функциональные узлы воспринимают их, как лог. «1». Это позволяет никуда не подключать данные входы, сохраняя работоспособность схемы.

Синхронный счетчик DD3 работает постоянно, выполняя счет на инкремент на каждом такте. Его выходное, опорное для модулятора, число А[3..0] изменяется с каждым тактом в сторону увеличения, и, достигнув значения 1510, превращается в 0.

Счетчик DD2, конструкция которого подробно описана в разделе теоретических сведений, является универсальным делителем частоты. На его выходах F8…F256 формируются сигналы частотой в 8…256 раз ниже, чем тактовая, а длительность импульса данных сигналов составляет

1 такт или порядка 1 мс. Выходная цепь CKE (от англ. «Clock Enable») данного счетчика разрешает, совместно с другими сигналами, работу счетчика DD4, вырабатывающего пороговое число модулятора B[3..0], и случается это не чаще, чем раз в установленное число тактов (8…256) основного генератора. Какой именно выход DD2 следует подключить к CKE, предстоит выбрать самостоятельно.

Реверсивный счетчик DD4 работает только при E = 1, считает на инкремент при подаче на вход DIR (от англ. Direction) лог. «1», и на декремент при DIR = 0.

Как видно из схемы, число B[3..0] по каждому импульсу CKE автоматически увеличивается при нажатой кнопке SA2 и уменьшается – при нажатой SA1. Это справедливо, если nMIN = nMAX = 1. Когда число в счетчике DD4 достигает значения 0, активный уровень лог. «0» устанавливается на его выходе ̅̅̅̅̅̅. Используя этот уровень (цепь nMIN), DD6 блокирует работу кнопки SA1, и переполнения счетчика через ноль не происходит. То же касается цепи nMAX и ЛЭ DD7, который не позволяет счетчику переполниться через 1510.

ЛЭ DD8 разрешает счетчику работу по любому из сигналов на выходах DD6,7, а направлением счета на инкремент управляет, естественно, только кнопка SA2.

D4

D5

DP

Цифровой 4-разрядный широтно-импульсный модулятор

Таким образом, удерживая кнопки SA1 или SA2, можно автоматически уменьшать и увеличивать число B[3..0] в пределах 0…1510, а происходит это автоматическое изменение с частотой следования импульсов разрешения сигнала CKE. Данную частоту Вам предстоит выбрать самостоятельно, выполнив соединение цепи CKE с одним из выходов DD2. Рекомендуемые величины – 1 кГц / 64 15 Гц, 1 кГц / 128 8 Гц, 1 кГц / 256 4 Гц. При сборке схемы предварительно подключите CKE к выходу F64.

Компаратор DD5 сравнивает 4-разрядные числа A и B. На его выходе A<B единица присутствует, пока, соответственно, число B превышает растущее от 0 до 1510 число А. Очевидно, что чем больше B, тем дольше такие интервалы времени. Так ширина импульсов цепи PWM (от англ. Pulse Width Modulation) оказывается в прямой пропорциональной зависимости от числа В.