34) Реализация комбинационных схем в базисе Жегалкина («и», «искл. Или», «1»).

Реализация комбинационных схем в базисе Жегалкина — это построение логической схемы на основе полинома Жегалкина, где в качестве логических операций используются:

• Сложение по модулю 2 (⊕) — ИСКЛЮЧАЮЩЕЕ ИЛИ,

• Умножение (∙) — логическая И,

• Константа 1 — логическая единица (может быть опущена, если не нужна).

Полином Жегалкина (многочлен по модулю 2)

Базис Жегалкина

• «И» (∙) — как логическое умножение.

• «ИСКЛ. ИЛИ» (⊕) — операция по модулю 2.

• «1» — булева константа.

Э

тот базис полный, то есть позволяет выразить любую булеву функцию.

Свойства реализации

• Все операции без инверсии — инверсия не требуется, так как ¬x=1 + х

• Простота арифметического представления.

• Часто используется в арифметических схемах, многоразрядных сумматорах, линейных кодах и алгебраических методах анализа

35) Реализация комбинационных схем в базисах «и-не», «2и-не», оценка сложности.

36) Реализация комбинационных схем в базисах «или-не», «2или-не», оценка сложности

37) Реализация комбинационных схем на дешифраторах

Дешифратор (decoder) - устройство, относящиеся к классу комбинационных схем, преобразующее позиционный двоичный код в унитарный.

Дешифратор (DС) позволяет определить, в каком состоянии находится цифровое устройство. Дешифратор на входе имеет n переменных, а на выходе 2n функций.

Т.к на выходах DC присутствуют все компоненты наборов переменных в виде их конъюнкций, то синтез схем на DC сводится к тому, чтобы поставить на выходе DC схему ИЛИ, функцию представить в виде ДСНФ и объединить соответствующие выходы DC на входах схемы ИЛИ.

38) Реализация комбинационных схем на мультиплексорах

Мультиплексор - коммутирующий элемент, который передает сигнал с одного из многих информационных входов на один единственный информационных выход под управлением селекторных (адресных, выбирающих) входов.

Логика работы- много в один.

Применение: коммутация, мультиплексирование.

Определённые комбинации адресных переменных x1…xn соответствуют возбуждению единственного выхода дешифр-ра,т.е. один выход, напр-р i-ый,будет равен 1,остальные будут нули.

Используя мультипл-р на n-адресных входов можно построить схему для (n+1)-переменной.