Технические средства автоматизированных систем управления

145

8.5 ИИЛ (74) - Исключающее ИЛИ

Назначение Алгоритм используется для формирования нескольких ( до 20) дискретных сигналов, каждый из которых

является логическим объединением по исключающему ИЛИ двух дискретных сигналов. Описание алгоритма

Алгоритм содержит m идентичных независимых звеньев, где 0<=m<=20 и задается модификатором (рис.

146

147

8.6 МАЖ (75) - Мажорирование

Назначение Алгоритм работает по правилу "два из трех". Алгоритм используется для повышения достоверности дис-

кретных сигналов, поступающих, например, от модулей дискретного ввода контроллера Описание алгоритма

Алгоритм содержит узел мажорирования, а также логику, определяющую номер сигнала, состояние которого не совпадает с состоянием двух других сигналов (рис. 67)

Работа алгоритма описывается следующей таблицей:

Таблица 77

148

149

8.7 ТРИ (76) - RS - Триггер

Назначение

Алгоритм содержит несколько ( до 20) независимых RS -триггеров и применяется для запоминания дискретных сигналов.

Описание алгоритма

Алгоритм содержит 0<=m<=20 независимых ячеек, каждая из которых представляет собой RS - триггер. Число m определяется модификатором (рис. 68). При m=0 алгоритм является "пустым".

Каждая ячейка имеет два дискретных входа и один дискретный выход, S - вход является установочным: если при СR =0 сигнал СS = I, то выходной сигнал D= 1. Этот сигнал запоминается, т.е. остается равным единице независимо от значения сигнала на входе СS.

Если СR =1, триггер сбрасывается, при этом D=0. Работа каждой ячейки алгоритма определяется табли-

цей:

Таблица 79

В таблице Di-1 - предыдущее значение выхода.

Входы-выходы алгоритма ТРИ

Таблица 80

150

151

8.8. РЕУ (77) - Регистр с записью по уровню

Назначение Алгоритм используется для запоминания нескольких (до 20) дискретных сигналов. Информация записы-

вается в регистр пока имеется команда записи. Описание алгоритма

Алгоритм представляет собой m-разрядный регистр, где 0<=m<=20 и задается модификатором (рис. 69). Алгоритм имеет m информационных входов, на которые подаются входные сигналы Сi , и один управляющий вход записи Сзпс .

Если Cзпс=1, информация записывается в регистр и его выходы Di=Ci (т. е. D1=C1; D2=C2 и т. д.). Если Сзпс =0, сигналы Di запоминаются и не изменяются (т.е. не зависят от Сi).

Сигнал Dзпс=Сзпс, т. е. повторяет входной управляющий сигнал. Работа алгоритма описывается следующей таблицей:

Таблица 81

152

153

8.9. РЕФ (78) - Регистр с записью по фронту

Назначение Алгоритм используется для запоминания нескольких ( до 20) дискретных сигналов. Информация фикси-

руется в регистре в момент прихода переднего фронта управляющего сигнала. Описание алгоритма

Алгоритм представляет собой m-разрядный регистр, где 0<=m<=20 и задается модификатором. Алгоритм имеет т информационных входов, на которые подаются входные сигналы Сi , и один управляющий вход

записи Сзпс ( рис. 70).

По переднему фронту дискретного сигнала Сзпс (т.е. в момент перехода сигнала Сзпс из состояния логического 0 в состояние логической 1) информация на входах Сi записывается в регистр, после чего алгоритм не реагирует на изменение сигналов на входах Сi . Записанная в регистре информация передается на соответствующие выходы алгоритма. Di .

В момент записи на один цикл работы контроллера формируется лог.1 на выходе Dзпс .В остальных случаях Dзпс = 0.

Входы-выходы алгоритма РЕФ

Таблица 83

154