Основы теории и практики перевода научно-технического текста с английского языка на русский

16.Перевод патентов, технической документации

►Перевод технической документации

►Перевод патентов

Ктехнической литературе относятся следующие виды текстов:

а) собственнонаучно-техническаялитература,т.е.монографии,сборники

истатьи по различным проблемам технических наук;

б) учебная литература по техническим наукам (учебники, руководства, справочники и т. п.);

в) научно-популярная литература по различным отраслям техники; г) техническая и товаросопроводительная документация; д) технические рекламные материалы.

16.1.Перевод технической документации

Впонятие технической документации входит несколько основных видов документов:

1.Собственно техническая документация: стандарты, паспорта, формуляры, технические описания, инструкции по эксплуатации и ремонту, технические задания и пр.

2.Товаросопроводительная документация: накладные, упаковочные талоны, лицензии, сертификаты, таможенные декларации и пр.

3.Проектная документация: проекты, расчеты, чертежи и пр.

4.Материалы рекламного характера: рекламные объявления, фирменные каталоги, буклеты, проспекты и пр.

Перевод текстов такого типа представляет собой значительные трудности: все эти документы, как правило, характеризуются большой лаконичностью, краткостью, отсутствием развернутых объяснений. При переводе часто приходится иметь дело со специальной терминологией, например, при переводе спецификаций, списков деталей и запасных частей, схем, чертежей и др., где контекст недостаточно широк, чтобы полностью раскрыть значение слова. Поэтому переводчик должен сам хорошо разбираться в данной сфере или иногда в таких случаях при переводе необходима консультация специалиста.

181

При переводе такого рода материалов особенно важно соблюдать принцип унификации терминологии, не допускать разнобоя в наименовании деталей и устройств.

Работаянадтехническимидокументами,следуетобращатьособоевнимание на правильное и аккуратное оформление перевода, на последовательность нумерации рисунков, чертежей, таблиц и т.д. Нужно стремиться к употреблению стандартных обозначений.

16.2. Перевод патентов

Технический перевод — это перевод, используемый в процессе обмена научной и технической информацией. Содержанием обмена является то новое, что появляется в области науки и техники. Основная форма обмена научно-технической информацией осуществляется с помощью официально зарегистрированных патентов.

Патент — это документ, удостоверяющий авторство на изобретение и закрепляющий исключительное право на его использование. Изложение патента имеет традиционную форму, свой стиль, поэтому могут возникнуть трудности его перевода. В юридическом смысле слова патентом называется свидетельство, выдаваемое изобретателю. В области технического перевода словом “патент” пользуются в более широком смысле, т.е. им обозначают то, что и подлежит переводу. Патент как официальное свидетельство не переводится и существует

вединственном экземпляре, а описание изобретения копируется и рассылается

вдругие страны.

Патент обычно состоит из таких частей:

1.библиографическая часть описания изобретения;

2.вводный абзац (область техники, к которой относится изобретение);

3.цель изобретения, краткая формулировка существа изобретения;

4.подробное (полное) описание изобретения, описание рисунков, примеры вариантов осуществления изобретения;

5.формула изобретения (патентная формула).

Рассмотрим подробнее каждую из этих частей.

1)Библиографическая часть включает: номер патента, заголовок патента, название страны, выдавшей патент, дату подачи заявки, дату выдачи патента, индексы — Международной классификации изобретений (МКИ) и Национальной классификации изобретений (НКИ), фамилию владельца патента и его адрес, фамилию автора изобретения.

182

Заголовок патента часто переводят после перевода всего патента, т.к. перевод заголовка имеет свои особенности, его впоследствии используют для составления систематических каталогов патентов и информации о новых изобретениях. А потому перевод заголовка патента должен выражать в форме назывного предложения суть изобретения и, по возможности, отражать то новое, что отличает данное изобретение от уже известных.

2)В вводном абзаце патента излагается анализ состояния техники в данной области, анализ предпосылок к созданию изобретения, и употребляются такие клише:

3)Втретьейчастипатента,касающейсяцелиизобретения,употребляются такие традиционные фразы:

183

4)Полное описание патента — подробное изложение изобретения в деталях. Если в патенте есть рисунки, то их обязательно описывают с расшифровкой цифр. Цифры в описании располагают в возрастающей последовательности. В этой части употребляются такие фразы:

5)Патентная формула – самостоятельная часть патента, служащая предметом особого вида технического перевода. С юридической точки зрения патентная формула – главная часть патента, в которой формулируются все черты новизны данного изобретения, отличающие его от уже известных, сходных по содержанию изобретений. В этой части патента употребляются такие фразы:

Таким образом, патенты США и Великобритании существенно отличаются друг от друга и требуют разного подхода при переводе на русский язык.

Британские патенты сохранили архаичную патентную форму и в стилистическом отношении отличаются сложными грамматическими формами и длинными предложениями без пунктуации. Наличие сложных наречий: thereof

— чей; hitherto — до сих пор; hereto — к данному моменту; большое количество

184

независимых причастных оборотов и многократное повторение существа вопроса — все это вызывает трудности при переводе. Патенты США проще излагают существо вопроса и переводятся легче Британских патентов.

Вопросы для повторения:

1.Что представляет собой техническая документация?

2.Представляет ли перевод технической документации трудности? Почему?

3.Каких правил следует придерживаться при переводе технической документации?

4.Что такое патент? Из каких частей он состоит?

5.Назовите особенности и приведите примеры типичных фраз, употребляемых в каждой части патента.

6.Что такое патентная формула?

7.Существует ли разница между патентами США и Великобритании?

8.Чего необходимо придерживаться при переводе патентов? Что переводят в последнюю очередь?

Практические задания

I. Выполните перевод библиографической и вводной частей патента Великобритании. Обратите внимание на перевод заголовка.

(12) UK PatentApplication (19) GB (11) 2 136 549A (43)Application published 19 Sep 1984

185

II. Выполните перевод библиографической и вводной частей патента США. Определите отличия библиографической и вводной частей патентов США и Великобритании.

III. Выполните перевод патента США. Патент представлен в сокращенной форме, лишь основные его части, так как полный размер патента 49 страниц.

Hardware and software co-simulation including simulating a target processor using binary translation

A co-simulation design system to simulate on a host an electronic system that

186

includes target digital circuitry and a target processor with an accompanying user program. The system includes a processor simulator to simulate execution of the user program by executing host software that includes an analyzed version of the user program. The system further includes a hardware simulator to simulate the target digital circuitry and an interface mechanism that couples the hardware simulator with the processor simulator. The user program is provided in binary form. Determining the analyzed version of the user program includes decomposing the user program into linear blocks, translating each linear block of the user program into host code that simulate the operations of the linear block, storing the host code of each linear block in a host code buffer for the linear block, and adding timing information into the code in the host code buffer on the time it would take for the target processor to execute the user program. The timing information incorporates target processor instruction timing. Adding of timing information includes inserting dynamic hooks into the host code that during execution invoke dynamic mechanisms that may effect timing and that cannot be determined ahead of execution such that while the processor simulator executes the analyzed version of the user program, the processor simulator accumulates simulation timeaccordingtoasimulationtimeframe,theaccumulatedsimulationtimeaccounting for the target processor instruction timing as if the user program was executing on the target processor.

Description

FIELD OFTHE INVENTION

The present invention relates to computer software and hardware simulators, and morespecifically,toasystemandmethodtosimulateanelectronicsystemthatincludes one or more target processors executing software and interacting with hardware.

BACKGROUND

Computer simulation of digital hardware systems has become a common technique to reduce the cost and time required for the design of such hardware systems. Simulating digital hardware allows a designer to predict the functioning and performance of the hardware prior to fabricating the hardware.

Moreandmoredigitalsystemsincorporateaprocessor,includingamicroprocessor, a digital signal processor, or other special purpose computer processor. There has been increased effort to develop a simulation system that includes simulating the hardware and simulating the running of software on one or more processors that are included in the digital system. Having such a simulation system allows a designer to test the operation of software on the processor(s) before a physical processor is available. Thus, for example, a designer may be able to start designing a system incorporating a new microprocessor before the manufacturer actually releases physical samples of the microprocessor. In addition, a system designer designing an integrated circuit or

187

a system on a printed circuit board that includes a processor can, for example, use the simulation system to test the integrated circuit or printed circuit board implementation, including operation of software on the processor part, and any testing interactions between the processor and the other digital circuit elements of the integrated circuit or board, before the integrated circuit or board is fabricated. This clearly can save time and money.

Nomenclature

Asimulation system for simulating both the digital hardware that includes one or more target processors and the running of software on the processor(s) is called a cosimulation design system, a co-simulation system, or simply a design system herein, and the environment for operating such a co-simulation system is called a design environment. The processor is called a target processor and the computer system on which the environment operates is called the host computer system or simply the host. The host computer system includes one or more host processors. The hardware other than the target processor is called digital circuitry. The computer software program that is designed by a user to operate on the target processor is called the user program or the target code.

The target processor typically includes memory and one or more caches, for example a data cache (or D-cache) and an instruction cache (or I-cache). The target processor typically may also include a memory management unit (MMU) that converts virtual addresses into physical memory addresses and possibly physical I/O device addresses. The MMU may include a translation lookaside buffer (TLB) to improve address translation performance. A TLB is a hardware element that acts as a cache of recent translations and stores virtual memory page to physical memory page translations. Given a memory address (an instruction to fetch, or data to load or store), the target processor first looks in the TLB to determine if the mapping of virtual page to physical page is already known. If so (a “TLB Hit”), the translation can be done quickly. But if the mapping is not in the TLB (a “TLB Miss”), the correct translation needs to be determined.

The target processor may be a separate microprocessor with the digital circuitry beingexternaltothemicroprocessor(e.g.,onaprintedcircuitboardorelsewhereinthe system), or may be a processor embedded in an application specific integrated circuit (ASIC) or a custom integrated circuit (IC) such as a very large scale integrated (VLSI) device, with the digital circuitry including some components that are part of theASIC or IC, and other components that are external to theASIC or IC.

The host processor also includes memory, and the host memory is referred to as “host memory” herein. The physical address of the host memory is referred to as the “host address” herein. When the word “address” is used without specifying the host, then it refers to the target address.

188

SUMMARY

One aspect of the invention is a method and system for rapidly simulating on a host computer system an electronic system that includes both digital circuitry and one or more target processors each executing a user program, with the target processor including a cache or an MMU or both. One feature of the invention is providing a processor model for each target processor that operates fast--potentially even faster thanthetargetprocessorspeed--andyettakesintoaccountinstructiontimingandcache effects when a cache is included and MMU effects when an MMU is included. As an additional feature, the processor model also takes into account pipeline effects such as pipeline hazards for target processors that have a pipeline. Another feature of the invention is providing such a processor model that is modifiable by a user to include more or less detail. Another feature of the invention is providing such a processor model that can be incorporated into a design system that simulates an electronic circuit that includes the target processor and digital circuitry.

Described herein is a co-simulation design system to simulate on a host processor an electronic system that includes target digital circuitry and a target processor with an accompanying user program. The system includes a processor simulator to simulate execution of the user program by executing host software that includes an analyzed version of the user program. The system includes a hardware simulator to simulate the target digital circuitry and an interface mechanism that couples the hardware simulator with the processor simulator including controlling communication between the processor simulator and the hardware simulator.

Theuserprogramisprovidedinbinaryform.Determiningtheanalyzedversionof theuserprogramincludesdecomposingtheuserprogramintolinearblocks,translating each linear block of the user program into host code that simulates the operations of the linear block, storing the host code of each linear block in a host code buffer for the linear block, and adding timing information into the code in the host code buffer on the time it would take for the target processor to execute the user program. The timing information incorporates target processor instruction timing. The adding of timing information includes inserting dynamic hooks into the corresponding host code that during execution invoke dynamic mechanisms that may effect timing and that cannot be determined ahead of execution such that while the processor simulator executes the analyzed version of the user program, the processor simulator accumulates simulation timeaccordingtoasimulationtimeframe,theaccumulatedsimulationtimeaccounting for the target processor instruction timing as if the user program was executing on the target processor.

In one version, the target processor includes a cache and the processor simulator includes a cache simulator. Determining the analyzed version of the user program further includes, for each linear block, identifying those parts in the linear block of the user program that include one or more memory references that might require a cache

189

lookup, and inserting hooks into the corresponding host code in the corresponding host code buffer to invoke, at run time, the cache simulator for any simulated memory reference that might require a cache lookup. Executing the analyzed version of the user program causes the cache simulator to be invoked for the memory references, the cache simulator accounting for the effect of cache lookups on timing, and accumulates simulation time as if the user program was executing on the target processor, the accumulated simulation time also accounting for cache lookup effects.

The cache simulator includes a simulated cache containing simulated cache entries, and a cache search mechanism for searching the simulated cache for an entry that matches an address. One embodiment of the cache search mechanism includes a multi-level lookup table search mechanism that requires the same (small) number of host processor operations independent of whether the lookup is successful or not. This avoids tests that might slow down the simulation in the host code that implements the search mechanism.

The cache simulator stores, at execution time, for an instruction that might require a cache lookup, a pointer to the simulated cache entry that results from a lookup of the simulated cache the first time the execution of the target instruction is simulated such that the cache simulator can avoid looking up the simulated cache the next time the target instruction is executed in simulation.

One version is for a target processor that includes an MMU for translating virtual addresses to physical addresses. For this version, the processor simulator includes an MMU simulator, and determining the analyzed version of the user program further includes, for each linear block, identifying those parts in the linear block of the user program that include one or more memory references that might require accessing the MMU, and inserting hooks into the corresponding host code in the corresponding host code buffer to invoke, at run time, the MMU simulator for any simulated memory reference that might require an MMU access. Executing the analyzed version of the user program causes the MMU simulator to be invoked for the memory references, the MMUsimulatoraccountingfortheeffectofMMUaccessesontiming,andaccumulates simulation time as if the user program was executing on the target processor, the accumulated simulation time also accounting for MMU access effects.

The MMU includes a TLB and the MMU simulator includes a TLB simulator containing simulated TLB entries and a TLB search mechanism for searching the simulated TLB for an entry that matches a virtual address and a page size. The TLB search mechanism includes a multi-level lookup table search mechanism that requires the same number of table lookups, and thus host processor operations independent of whether the lookup is successful or not.

190