Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

Основы схемотехники

.pdf
Скачиваний:
0
Добавлен:
29.11.2025
Размер:
2.96 Mб
Скачать

МИНИСТЕРСТВО ОБРАЗОВАНИЯ РЕСПУБЛИКИ БЕЛАРУСЬ

Белорусский национальный технический университет

Кафедра «Электропривод и автоматизация промышленных установок и технологических комплексов»

ОСНОВЫ СХЕМОТЕХНИКИ

Лабораторный практикум

Минск БНТУ

2013

МИНИСТЕРСТВО ОБРАЗОВАНИЯ РЕСПУБЛИКИ БЕЛАРУСЬ Белорусский национальный технический университет

Кафедра «Электропривод и автоматизация промышленных установок и технологических комплексов»

ОСНОВЫ СХЕМОТЕХНИКИ

Лабораторный практикум для студентов дневного и заочного отделения ФИТР

специальности 1-53 01 05 «Автоматизированные электроприводы»

Минск

БНТУ

2013

1

УДК 621.382.049.77(076.5)

ББК 32.844я7

О-75

Со с т а в и т е л ь

С. В. Васильев

Р е ц е н з е н т ы :

Р. В. Новичихин, С. Д. Гавриленко

Основы схемотехники : лабораторный практикум для студен- О-75 тов дневного и заочного отделения ФИТР специальности 1-53 01 05 «Автоматизированные электроприводы» / С. В. Васильев. – Минск :

БНТУ, 2013. – 52 с.

ISBN 978-985-550-021-7.

Данный лабораторный практикум предназначен для студентов дневной и заочной форм обучения, изучающих дисциплину «Основы схемотехники». В нем приведены методические материалы, необходимые для выполнения лабораторных работ, касающихся изучения цифровых микросхем.

В издании приведены сведения, касающиеся вопросов построения типовых электронных узлов, которые применяются в системах управления электроприводов и устройствах промышленной автоматики. Для иллюстрации изучаемых вопросов приводятся примеры, основанные на использовании серийных интегральных схем широкого применения.

 

УДК 621.382.049.77(076.5)

 

ББК 32.844я7

ISBN 978-985-550-021-7

© Белорусский национальный

 

технический университет, 2013

2

Лабораторная работа № 5

ИЗУЧЕНИЕ РЕВЕРСИВНОГО СЧЕТЧИКА

Цель работы: изучить принцип построения и схему реверсивного счетчика на интегральных микросхемах (ИС), применяемого в системах числового программного управления (ЧПУ) различных типов.

Краткие теоретические сведения

В современных устройствах ЧПУ, независимо от их назначения и конструктивного исполнения, широкое применение находят различного типа счетчики, дешифраторы, преобразователи кодов и другие цифровые устройства.

С помощью счетчиков может выполняться счет числа выполненных операций, производиться отсчет перемещений рабочих органов. Помимо этого счетчики используются для образования последовательностей адресов команд, для подсчета числа циклов выполнения операций и т. п. Принципиально в качестве счетчика может быть использована произвольная схема, для которой установлено однозначное соответствие между числом поступивших импульсов и состоянием выходных переменных.

Поскольку каждая выходная переменная может принимать лишь два значения, то для n входных переменных существует 2n возможных состояний. Соответствие между числом поступивших импульсов и выходным кодом может быть произвольным. Двоичные счетчики часто предпочитают благодаря простоте двоичного кода.

Реверсивные счетчики

Счетчики принято подразделять на суммирующие, вычитающие и реверсивные. Реверсивный счетчик осуществляет счет импульсов в прямом (суммирование) и в обратном (вычитание)

3

направлении. С его помощью, например, может быть реализована позиционная система ЧПУ, где элементом сравнения кода задания и кода обратного перемещения является реверсивный счетчик.

В табл. 5.1 представлено соответствие между числом входных импульсов x и значениями выходных переменных yi для 4-разрядного двоичного счетчика.

Таблица 5.1

Состояния двоичного счетчика

х

у3

у2

у1

у0

8

4

2

1

 

0

0

0

0

0

1

0

0

0

1

2

0

0

1

0

3

0

0

1

1

4

0

1

0

0

5

0

1

0

1

6

0

1

1

0

7

0

1

1

1

8

1

0

0

0

9

1

0

0

1

10

1

0

1

0

11

1

0

1

1

12

1

1

0

0

13

1

1

0

1

14

1

1

1

0

15

1

1

1

1

 

 

 

 

 

Рассматривая табл. 5.1 сверху вниз, можно отметить некоторые закономерности.

1. Значение переменной yi изменяется тогда, когда переменная в соседнем младшем i – 1 разряде переходит из состояния «1» в состояние «0».

4

2. Значение выходной переменной yi изменяется при поступлении очередного импульса счета в том случае, когда переменные во всех младших разрядах yi – 1, …, y0 находятся в состоянии «1».

Первый вывод говорит о возможности реализации счетчика асинхронного типа, второй позволяет реализовать синхронный счетчик.

Закон построения вычитающего счетчика, в котором выходной код уменьшается на 1 при поступлении каждого входного импульса, также может быть получен из табл. 5.1, читая ее снизу вверх.

1.Значение выходной переменной yi в вычитающем счетчике изменяется, когда переменная в соседнем младшем раз-

ряде yi – 1 переходит из состояния «0» в состояние «1» (в сокращенном обозначении «0» «1»).

2.Значение выходной переменной yi изменяется при поступлении очередного импульса счета в том случае, когда переменные во всех младших разрядах yi – 1, …, y0 находятся в состоянии «0».

Асинхронный двоичный счетчик может быть реализован в виде цепочки триггеров, как показано на рис. 5.1, а. Тактовый вход каждого их последующих триггеров подключен к выходу

предыдущего. Для получения суммирующего счетчика триггеры должны изменять свое состояние при переходе «1» «0». Следовательно, нужны триггеры, срабатывающие по заднему фронту импульсов, например, JK-триггеры типа M-S при условии J = K = 1. В таких счетчиках можно легко наращивать разрядность. Например, при помощи 10-разрядного двоичного счетчика можно посчитать 1023 импульса.

Временные диаграммы работы счетчика при воздействии серии входных импульсов XC2 приведены на рис. 5.1, б.

Каждый JK-триггер выполняет функцию несинхронизируемого триггера со счетным входом. По спаду единичного вы-

5

ходного сигнала изменяется состояние триггера младшего разряда счетчика на противоположное.

а

 

 

(20 ) Q1

 

 

 

T

Q

 

 

 

 

 

1

J

 

1

J

Xc2

C

 

 

C

 

 

 

1

K

 

Q 1

K

 

(21 ) Q2

 

T

Q

 

 

 

 

1

J

 

 

C

 

Q 1

K

 

(22 ) Q3

 

(23 ) Q4

T

Q

T

Q

 

 

 

1

J

 

 

 

C

 

 

Q

 

Q

 

1

K

 

А)

 

U(B),отн.ед.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

б

1

 

 

 

 

 

 

 

 

2

 

3

 

 

4

 

5

 

 

 

6

 

7

 

8

 

 

 

 

9

10

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Хс2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

tз

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

Q3

 

 

 

 

 

 

 

 

 

 

 

2 tз

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3 tз

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Б)

Рис. 5.1. Асихронный двоичный счетчик с последовательным переносом: а – принципиальная схема; б – временные диаграммы

Обычно счетчик имеет цепь установки в нулевое состояние (сброс триггеров в «0»). Однако начальное состояние счетчика может быть и ненулевым. Оно может устанавливаться передачей в счетчик некоторого кода, с которого и будет начинаться счет единиц. Такой режим работы счетчика необходим, напри-

6

мер, при образовании последовательности адресов команд при заданном исходном адресе.

Характерной чертой асинхронного счетчика является то, что импульсы счета поступают на тактовый вход только первого триггера, а каждый из последующих триггеров управляется выходными сигналами предыдущего. Это приводит к тому, что изменение каждого из выходных сигналов от у0 до уi происходит с задержкой, равной времени срабатывания триггера. С ростом разрядности счетчика и будет возрастать задержка поступления сигнала на вход некоторого i-го разряда относительно времени поступления входного сигнала ХС2 на вход С младшего разряда счетчика. Из временной диаграммы видно, что такая задержка может привести к искажению информации в счетчике (моменты времени 4 и 8). Поэтому асинхронный счет-чик имеет ограничение быстродействия.

Для повышения быстродействия счетчик выполняется с параллельным переносом, который называется синхронным. Его отличительной особенностью (рис. 5.2) является то, что выходы всех предшествующих разрядов подаются на входы J и K i-го триггера [3].

Длительность переходного процесса в таком счетчике равна длительности переключения одного разряда. Из схемы видно, что с возрастанием порядкового номера триггера увеличивается число входов в элементах «И» JK-триггеров. А так как число входов J и K и нагрузочная способность выходов триггеров ограничены, то и разрядность счетчика с параллельным переносом невелика и обычно равна четырем. Поэтому при числе разрядов счетчика, большем максимального числа входов J и K, счетчик разбивают на группы и внутри каждой группы строят цепи параллельного переноса. Такое решение удобно, так как счетчики выполняются в виде ИС в отдельном корпусе. В этом случае при последовательном переносе просто осуществляется увеличение разрядности счетчика.

7

 

 

 

 

 

Q1

 

 

Q2

 

 

Q3

 

Q4

 

 

T

 

Q1

1

 

 

T Q2

1

 

T Q3

T

Q4

 

 

 

 

 

 

 

 

 

 

 

 

 

J

 

 

 

1

J

 

 

 

J

 

J

 

 

C

 

 

 

 

C

 

 

 

C

 

C

 

 

 

 

 

Q1

 

 

 

Q2

 

 

Q3

 

Q4

 

K

 

 

 

1

K

 

 

1

K

 

K

 

XC2

 

 

 

 

 

 

а

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

А)

 

 

 

 

 

 

U(B),отн.ед.

 

 

 

 

 

 

 

 

 

 

 

 

1

1

2

3

 

4

5

6

7

8

9

10

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Хс2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

Q1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

 

 

 

 

 

 

 

 

 

t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

Q2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

1

Q3

t

Q4

t

б Б)

Рис. 5.2 Двоичный синхронный счетчик с параллельным переносом: а – принципиальная схема; б – временные диаграммы

При использовании триггеров с одной парой J-K входов наращивание разрядов можно осуществить применением в цепях межразрядных связей дополнительные схемы совпадения, на которые поступает информация с выходов предыдущих разрядов.

8

Описание схемы лабораторной установки и ее работы

В качестве элементной базы схемы принята серия микросхем К155. Для питания всей схемы требуется источник напряжения +5 В. Схема лабораторной установки состоит из следующих функциональных узлов:

источника питания (рис. 5.3);

задающего генератора (рис. 5.4);

схема управления (рис. 5.5);

схема реверсивного счетчика (рис. 5.6);

схемы преобразователя кода и световой индикации

(рис. 5.7).

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

V6

 

 

 

 

 

+5B

 

S1

 

 

 

 

 

 

 

 

V1-V4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

T1

 

 

 

 

 

 

 

 

 

 

 

 

 

V5

 

 

 

 

 

 

 

 

 

R4

R5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C1

C5

R2

 

 

 

 

 

 

 

 

 

 

 

 

C4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

V7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Uвых

220B

 

 

 

 

 

 

HI

 

 

 

 

 

 

 

+

+

 

 

 

 

 

 

 

 

 

 

 

R3

 

 

 

 

R6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

V8

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

V9-V12

 

 

 

 

 

 

 

+12B

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

+

C5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

V13-V14

+200

Рис. 5.3. Источник питания

Источник питания построен по классической компенсационной схеме (см. рис. 5.3). Управляющий сигнал с выходного усилителя R5, R6, R7 подается на базу сравнивающего транзистора V7, в эмиттер которого включен опорный источник на стабилитроне V8, резисторе R4 (R4 задаст ток стабилитрона).

9